本发明专利技术提供的是一种利用埋氧腐蚀技术的SOI体接触结构及形成方法。包括底层半导体衬底（1），隐埋SiO2层（2），顶层硅膜（3），栅氧化层（4），多晶硅栅（5）；其特征是：通过离子注入在顶层硅膜（3）表面和内部形成源端（A）和漏端（B）；在源端（A）一侧靠近边缘的顶层硅膜（3）和源端（A）之间刻蚀出直至隐埋SiO2层（2）的纵向沟槽（7），对源端（A）下方和保留的顶层硅膜（3a）下方的隐埋SiO2层（2）进行刻蚀，形成从保留的顶层硅膜（3a）下方经过源端（A）下方到中性体区的横向沟槽（8）。本发明专利技术提供一种减少工艺步骤，提高器件的可靠性的利用埋氧腐蚀技术的SOI体接触结构的形成方法。
【技术实现步骤摘要】
本专利技术涉及的是一种电子元器件，本专利技术也涉及一种电子元器件的形成方法。具体的说是一种利用埋氧腐蚀技术的SOI体接触结构及其形成方法。
技术介绍
SOI技术作为一种全介质隔离技术，有着许多体硅技术不可比拟的优越性。但是SOI器件本身也存在着一些寄生效应，其中部分耗尽SOI器件的浮体效应是与体硅器件相比最大的一个问题，这也成为制约SOI技术发展与广泛应用的原因之一。浮体效应会产生kink效应、漏击穿电压降低、反常亚阈值斜率等，严重影响器件的性能。由于浮体效应对器件性能的影响，如何抑制浮体效应成为SOI器件研究的热点。针对浮体效应的抑制方法可分为两类一类是采用体接触的方式使体区积累的空穴得到释 放，一类是从工艺的角度出发通过注入复合中心，控制少子寿命。体接触是指使隐埋氧化层上方、硅膜底部处于电学浮空状态的中性区域和外部相接触，导致空穴不可能在该区域积累。传统的体接触方法有T型栅、H型栅和BTS结构。但是传统的T型栅、H型栅器件的体接触电阻随沟道宽度的增加而增大，相应的浮体效应越显著，虽然可以采取增加硅膜厚度的方法解决接触电阻偏大的问题，但是随着硅膜厚度的增力口，器件的源漏结深加大，使得体寄生电容增大，从而影响器件的性能。BTS结构是直接在源区形成P+区，这种结构使得源漏不对称，导致源漏无法互换，进而使有效沟道宽度减小。因此如何在实现体接触结构的同时，减小接触电阻和寄生电容成为研究SOIMOSFET器件体接触问题的热点。现有的通过利用沟槽的方法来实现体接触结构的SOI MOSFET器件中，许多器件是通过在源区或漏区下方形成沟槽，将中性体区与栅电极相接实现将中性体区引出。这种方法固然可以抑制SOI MOSFET器件的浮体效应，但有时会破坏SOI MOSFET器件的隔离效果，同时在形成接触沟槽方面，在形成方法上反复的用到掩膜版与刻蚀技术，这使得器件在制作工艺上复杂化，制作步骤繁琐，不利于降低生产成本。
技术实现思路
本专利技术的目的在于提供一种实现体接触结构，达到抗浮体效应的作用的利用埋氧腐蚀技术的SOI体接触结构。本专利技术的目的还在于提供一种可以减少工艺步骤，减少掩膜版的使用，提高器件的可靠性的利用埋氧腐蚀技术的SOI体接触结构的形成方法。本专利技术的目的是这样实现的本专利技术的利用埋氧腐蚀技术的SOI体接触结构为包括一个底层半导体衬底I ;一个位于底层半导体衬底上的隐埋SiO2层2，一个位于隐埋SiO2层上的顶层硅膜3 个位于顶层硅膜上的栅氧化层4 ;一个位于栅氧化层上的多晶硅栅5 ;其特征是通过离子注入在顶层硅膜3表面和内部形成源端A和漏端B ;在源端A —侧靠近边缘的顶层硅膜3和源端A之间刻蚀出直至隐埋SiO2层2的纵向沟槽7，对源端A下方和保留的顶层硅膜3a下方的隐埋SiO2层2进行刻蚀，形成从保留的顶层硅膜3a下方经过源端A下方到中性体区的横向沟槽8。所述的底层半导体衬底I材料为硅、锗、III V族化合物半导体材料、II VI族化合物半导体材料或其他化合物半导体材料，也能采用单晶材料。所述的单晶材料可通过掺杂使其成为η型衬底或P型衬底。本专利技术的利用埋氧腐蚀技术的SOI体接触结构形成方法，其特征在于包括以下步骤步骤I、对典型SOI结构进行光刻有源区，生长栅氧化层4，淀积多晶硅栅5，源漏端注入形成源端A和漏端B;步骤2、对源端A —侧靠近边缘的顶层硅膜3表面、源端A表面、多晶硅栅5表面和漏端B表面进行涂胶6保护，利用STI技术，在源端A —侧靠近边缘的顶层硅膜3和源端A·之间刻蚀出垂直水平面的直至隐埋SiO2层2的纵向沟槽7，将源端A与保留的顶层硅膜3a分隔开；步骤3、通过步骤2中形成的纵向沟槽7，对源端A下方和保留的顶层硅膜3a下方的隐埋SiO2层2进行STI刻蚀，形成从保留的顶层硅膜3a下方直到中性体区的横向沟槽8 ；步骤4、选择物理性质与顶层硅膜3相同的材料，通过外延生长的方法填充位于保留的顶层硅膜3下方直到中性体区的横向沟槽8以及保留的顶层硅膜3与源端A之间的纵向沟槽7 ;通过化学机械抛光去除多余的部分，去除光刻胶，在源端A表面、多晶硅栅5表面和漏端B表面淀积金属电极，其中源端A表面的金属电极覆盖小面积的顶层硅膜3。本专利技术的方法的主要特点如下本专利技术提出了一种利用埋氧腐蚀技术的SOI体接触结构及形成方法。与传统的利用掩膜版腐蚀技术从器件顶层开始，逐步向下刻蚀形成体接触结构的方法相比，本专利技术利用STI技术与外延生长方法形成SOI MOSFET体接触结构。特别地，通过STI技术，去除源区下方的部分隐埋SiO2层，利用外延生长的方法填充半导体材料，在源区下方形成体接触引出通道，将中性体区与源电极相连，实现体接触结构，达到抗浮体效应的作用。本专利技术在实现体接触结构的同时，减少掩膜版的使用，达到简化制作过程的目的。附图说明图I是典型SOI材料的结构示意图；图2是对图I所示结构经行光刻有源区、生长栅氧化层、淀积多晶硅栅、源漏端注入形成源端和漏端后结构示意图；图3是进行STI技术，形成顶层硅膜与源端之间的纵向沟槽结构的截面图；图4是在图3所示基础上，通过STI技术形成从保留的顶层硅膜直到中性体区的横向沟槽结构的截面图；图5是在刻蚀所得的沟槽中通过外延生长的到填充的顶层硅膜、P和P+离子注入，淀积金属电极后器件最终结构的简略示意图。具体实施例方式下面结合附图举例对本专利技术做详细的描述结合图I。所示典型的SOI材料结构中包含底层半导体衬底1，隐埋SiO2层2，顶层硅膜3。其中底层半导体衬底I材料可自由选择，例如硅、锗、III V族化合物半导体材料、II VI族化合物半导体材料或其他化合物半导体材料等，也可以采用单晶材料，对于单晶材料也可通过掺杂使其成为η型衬底或P型衬底。结合图2。在顶层硅膜3上，光刻形成有源区、生长栅氧化层4、淀积多晶硅栅5、源漏端注入形成源端A和漏端B。结合图3。对源端A —侧靠近边缘的顶层硅膜3表面、源端A表面、多晶硅栅5表面和漏端B表面进行涂胶6保护，利用STI技术，在源端A —侧靠近边缘的顶层硅膜3和源端A之间刻蚀出直至隐埋SiO2层2的纵向沟槽7，将源端A与保留的顶层硅膜3a分隔开。结合图4。通过纵向沟槽7利用STI技术对源端A下方和保留的顶层硅膜3a下方的隐埋SiO2层2进行刻蚀，形成从保留的顶层硅膜3a下方经过源端A下方到中性体区的横向沟槽8。 结合图5。通过外延生长的方法，在横向沟槽8以及纵向沟槽7中填充补全顶层硅膜3，利用化学机械抛光的方法去除多余的部分，P离子注入形成P区9，P+离子注入形成P+区10。去除多余的光刻胶6，在源端A表面、多晶硅栅5表面和漏端B表面淀积金属电极11，其中源端A表面的金属电极覆盖一部分顶层硅膜3。以上所述的具体实施例，对本专利技术的目的、技术方案和有益效果经行了进一步详细说明，应注意到的是，以上所述仅为本专利技术的具体实施例，并不限制本专利技术，凡在本专利技术的精神和原则之内，所做的调制和优化，均应包含在本专利技术的保护范围之内。权利要求1.一种利用埋氧腐蚀技术的SOI体接触结构为包括一个底层半导体衬底(I);一个位于底层半导体衬底上的隐埋SiO2层(2)，一个位于隐埋SiO2层上的顶层硅膜(3); —个位于顶层硅膜上的栅氧化层(4);一个位于栅氧化层上的多晶硅栅(5);其特征是本文档来自技高网...
【技术保护点】
一种利用埋氧腐蚀技术的SOI体接触结构为：包括一个底层半导体衬底（1）；一个位于底层半导体衬底上的隐埋SiO2层（2），一个位于隐埋SiO2层上的顶层硅膜（3）；一个位于顶层硅膜上的栅氧化层（4）；一个位于栅氧化层上的多晶硅栅（5）；其特征是：通过离子注入在顶层硅膜（3）表面和内部形成源端（A）和漏端（B）；在源端（A）一侧靠近边缘的顶层硅膜（3）和源端（A）之间刻蚀出直至隐埋SiO2层（2）的纵向沟槽（7），对源端（A）下方和保留的顶层硅膜（3a）下方的隐埋SiO2层（2）进行刻蚀，形成从保留的顶层硅膜（3a）下方经过源端（A）下方到中性体区的横向沟槽（8）。
【技术特征摘要】
【专利技术属性】
技术研发人员：王颖，包梦恬，曹菲，刘云涛，
申请(专利权)人：哈尔滨工程大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。