一种利用侧墙工艺的SOI MOSFET体接触形成方法技术

本发明专利技术提供的是一种利用侧墙工艺的SOI?MOSFET体接触形成方法。包括一个经过刻蚀形成底层半导体衬底1；在底层半导体衬底（1）上的左面隐埋氧化层6（A）和右面隐埋氧化层6（B）；顶部硅膜（7）；在顶部硅膜（7）上生长栅氧化层（8）；一个位于栅氧化层（8）上的多晶硅栅极（9）；其特征是：体接触（11）引出端位于两个处在不同高度的底层半导体衬底（1）水平面之间。本发明专利技术提供一种能够将中性体区中多余的空穴导出，实现抗浮体效应，同时还防止自加热效应的产生的SOI?MOSFET体接触结构；还提供一种简化制造流程，降低制作成本，提高器件可靠性的SOI?MOSFET体接触结构的形成方法。

【技术实现步骤摘要】
本专利技术涉及的是一种电子元器件，本专利技术也涉及一种电子元器件的形成方法。具体的说是一种利用侧墙工艺的SOI MOSFET体接触结构及其形成方法。
技术介绍
SOI技术作为一种全介质隔离技术，有着许多体硅技术不可比拟的优越性。但是SOI器件本身也存在着一些寄生效应，其中部分耗尽SOI器件的浮体效应是与体硅器件相比最大的一个问题，这也成为制约SOI技术发展与广泛应用的原因之一。浮体效应会产生kink效应、漏击穿电压降低、反常亚阈值斜率等，严重影响器件的性能。由于浮体效应对器件性能的影响，如何抑制浮体效应成为SOI器件研究的热点。针对浮体效应的抑制方法可分为两类一类是采用体接触的方式使体区积累的空穴得到释 放，一类是从工艺的角度出发通过注入复合中心，控制少子寿命。体接触是指使隐埋氧化层上方、硅膜底部处于电学浮空状态的中性区域和外部相接触，导致空穴不可能在该区域积累。传统的体接触方法有T型栅、H型栅和BTS结构。但是传统的T型栅、H型栅器件的体接触电阻随沟道宽度的增加而增大，相应的浮体效应越显著，虽然可以采取增加硅膜厚度的方法解决接触电阻偏大的问题，但是随着硅膜厚度的增力口，器件的源漏结深加大本文档来自技高网...

【技术保护点】
一种利用侧墙工艺的SOI？MOSFET体接触结构为：包括一个经过刻蚀形成具有两个不同高度水平面的台阶结构的底层半导体衬底（1）；两个在底层半导体衬底（1）上的左面隐埋氧化层6（A）和右面隐埋氧化层6（B）；一个位于左面隐埋氧化层6（A）和右面隐埋氧化层6（B）和底层半导体衬底（1）上的顶部硅膜（7）；一个在顶部硅膜（7）上生长形成的栅氧化层（8）；一个位于栅氧化层（8）上的多晶硅栅极（9）；其特征是：体接触（11）引出端位于两个处在不同高度的底层半导体衬底（1）水平面之间。

【技术特征摘要】
1.一种利用侧墙工艺的SOI MOSFET体接触结构为包括一个经过刻蚀形成具有两个不同高度水平面的台阶结构的底层半导体衬底(I);两个在底层半导体衬底(I)上的左面隐埋氧化层6 (A)和右面隐埋氧化层6 (B);—个位于左面隐埋氧化层6 (A)和右面隐埋氧化层6 (B)和底层半导体衬底(I)上的顶部硅膜(7); —个在顶部硅膜(7)上生长形成的栅氧化层(8);—个位于栅氧化层(8)上的多晶硅栅极(9);其特征是体接触(11)引出端位于两个处在不同高度的底层半导体衬底(I)水平面之间。2.根据权利要求I所述的利用侧墙工艺的SOIMOSFET体接触结构，其特征在于，所述的导体衬底(I)材料为硅、锗、III V族化合物半导体材料、II VI族化合物半导体材料或其他化合物半导体材料，也能采用单晶材料。3.根据权利要求I所述的利用侧墙工艺的SOIMOSFET体接触结构，其特征在于，所述的掩蔽膜(2)采用硬掩蔽材料或软掩蔽材料，但掩蔽膜(2)所用材料不能与底层半导体衬底(I)材料相同。4.根据权利要求2所述的利用侧墙工艺的SOIMOSFET体接触结构，其特征在...

【专利技术属性】
技术研发人员：王颖，包梦恬，曹菲，胡海帆，
申请(专利权)人：哈尔滨工程大学，
类型：发明
国别省市：