本发明专利技术公开一种半导体装置与相关方法，包括一基板、一第一芯片，环绕芯片设置的多个子封装系统与一散热体。第一芯片与子封装系统设于基板的同一表面上，两者于该表面上的投影有部分重叠，有部分不重叠。各子封装系统包括一界面板与多个以覆晶形式安装于界面板上的第二芯片。散热体具有一突出部分与一散热板；散热板覆盖第一芯片与子封装系统，突出部分设于第一芯片与散热板间。
【技术实现步骤摘要】
本专利技术涉及一种，且特别是涉及一种整合多芯片且可兼顾集积度与散热 的。
技术介绍
各式各样的半导体装置是现代资讯社会最重要的硬件基础之一。芯片(管芯、裸晶)是半导体装置的基础元件；不同的芯片间可交换信号、数据以整体性地发挥一电子系统的功能。为了以更小的体积、更高的集积度实现电子系统，现代的半导体装置会将多个芯片整合为同一封装，例如说是系统级封装(System in Package, SiP)。举例而言,封装上封装(Package on Package,PoP)技术即是将一芯片封装垂直堆叠于另一芯片封装上，以整合多个芯片的功能。不过，以目前封装上封装技术形成的半导体装置仍存在散热不佳等缺点。
技术实现思路
为克服现有技术的缺点，本专利技术的目的之一是提供一种可兼顾集积度与散热的半导体装置，其包括一基板、一或多个第一芯片、一或多个子封装系统与一散热体。基板具有一第一表面与多个外部互联导体；第一芯片即安装于第一表面上，外部互联导体则设于基板的相反两面。各子封装系统安装于第一表面上，每一子封装系统于第一表面的投影与第一芯片于第一表面的投影有部分重叠，并有部分不重叠。各子封装系统中包括一或多个第二芯片、多个互联导体(interconnector)与一界面板(interposer)。其中，第二芯片可以是裸晶，也可以是已封装的娃晶(packaged silicon)。在各子封装系统的一实施例中，第二芯片可以是裸晶，并以覆晶(flip-chip)方式通过裸晶底下的凸块(bump)而安装于界面板上。以及/或者，第二芯片可以是已封装的硅晶，通过针脚及/或圆球状焊球(例如球格式封装(Ball Grid Array,BGA)的焊球)安装于界面板。界面板设于第二芯片与基板的第一表面之间，互联导体则与第二芯片设于界面板的相反两面。对应各子封装系统的互联导体，基板的第一表面上还设有多个接点(contact);各子封装系统的互联导体即耦接于接点与界面板之间。—实施例中，第一芯片以覆晶形式安装于基板的第一表面上；在第一表面上，第一芯片沿一第一方向的突起高度低于子封装系统中各互联导体沿第一方向的高度。散热体具有一突出部分、一散热板与一或多个侧壁；散热板覆盖于第一芯片与各子封装系统之上，突出部分设于第一芯片与散热板之间，各侧壁则设于散热板与第一表面之间。本专利技术的又一目的是提出一种提供(例如生产、制造、实现)前述半导体装置的方法，包括将第一芯片安装于基板的第一表面上；当第二芯片为裸晶时，可以覆晶的方式安装于界面板上，而当第二芯片为封装体时，则以连接导体(如针脚及/或焊球)安装于界面板上，以组装子封装系统；将子封装系统中的互联导体耦接至基板上的对应接点以将各子封装系统安装于第一表面上；安装散热体，并于基板上附接多个外部互联导体。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附附图，作详细说明如下附图说明图I以立体外视图示意本专利技术半导体装置的一实施例；图2示意图I半导体装置的各主要构件；图3示意图2子封装系统的架构实施例；图4示意图2芯片与子封装系统于基板上的配置实施例；图5以不同角度示意图2散热体的实施例；·图6不意图5散热体于图2基板的配置实施例；图7以不同角度示意图I半导体装置；图8示意图I半导体装置中的各种电性耦接导电路径；图9以图I半导体装置为例示意本专利技术方法的流程实施例；图10示意图6散热体的另一实施例。主要元件符号说明10 :半导体装置12 :基板14、14b:散热体16a_16b、t20_b20、t24a_b24a、t24b_b24b、t40_b40 :表面18、28、32、34 :互联导体20、D1_D8:芯片22a-22b :子封装系统24a-24b :界面板30、36、38 :接点40 :散热板42a_42d:侧壁46 :突出部分100 :流程102-110:步骤z :方向P_a、P_b、P_c :投影具体实施例方式请参考图I至图7。图I的立体外视图示意的是依据本专利技术一实施例的半导体装置10，图2示意的是半导体装置10的各主要构件，包括一基板12、一芯片20、一或多个子封装系统(以两个子封装系统22a与22b为例)与一散热体14。图3以子封装系统22a为例说明本专利技术子封装系统的架构实施例；图4则是芯片20与子封装系统22a、22b于基板12上的配置示意图。图5以各角度的视图示意散热体14的一种实施例；图6则显示散热体14于基板12上的配置示意图。图7以不同视图示意本专利技术半导体装置10的架构。如图I所示，基板12在一 z方向上具有两相反的表面16a与16b (可分别视为上表面与下表面)，在表面16b上并设有多个互联导体18以作为外部互联导体。芯片20 (第一芯片)与子封装系统22a、22b则安装于表面16a上(第一表面)，如图2所不；也就是说，互联导体18与芯片20分别设于基板12的相反两面。互联导体18可以是焊球(ball)、针脚(pin)或接点。如图2所不，各子封装系统22a、22b于表面16a的投影P_a、P_b与芯片20于表面16a的投影P_c有部分重叠(如斜线区域所示)，并有部分不重叠。如图3与图4所示，子封装系统22a中包括一界面板24a、多个互联导体34(图4)与一或多个芯片(第二芯片，其可以是裸晶，以及/或者，也可以是已封装的硅晶)，例如说是芯片Dl至D4。各芯片Dl至D4在z方向上有两相反的表面,如芯片Dl有表面tl与bl (可分别视为上表面与下表面),芯片D2具有表面t2与b2，芯片D3有表面t3与b3，芯片D4有表面t4与b4。在表面bl至b4上，各芯片Dl至D4均设有多个互联导体28。在芯片Dl至D4的各芯片中，若某一芯片 为裸晶，则其表面设置的互联导体28为裸晶底下的凸块；若某一芯片为已封装的硅晶，则其互联导体28则可以是球格式封装(Ball Grid Array, BGA)的焊球。如图3与图4所示，界面板24a在z方向上有两相反的表面t24a与t24b (图4)；表面t24a上设有多个接点30,各接点30对应于一互联导体28,可相互搭配嵌合。在子封装系统22a中，各芯片Dl与D4即是经由各互联导体28与对应接点30的耦接(连接、焊合)而被安装于界面板24a上(可一并参考图7的侧视示意图)。换言之，芯片Dl至D4以覆晶(flip-chip)形式安装于界面板24a上；芯片Dl至D4的表面bl与b4上设有半导体活性区(active region，未图示)，以设置互联导体28;互联导体28可以是格状阵列(gridarray)排列的凸块、焊球、针脚或接点。相对于设置在表面t24a上的各芯片Dl至D4,互联导体34则设置于界面板24a的相反表面t24b上,如图4所示。互联导体34可以是焊球、针脚或接点。类似于子封装系统22a，子封装系统22b中也包括一界面板24b、多个互联导体34与一或多个芯片，例如说是芯片D5至D8，如图4所示。在z方向上，界面板24b具有两相反表面t24b与b24b ;芯片D5至D8设置于表面t24b上,互联导体34则设于表面b24b上。如图4所示，基板12在其表面16a上还设有多个接点，各接点38对应于一互联导体34，可相互搭配、嵌合。子封装系统22a与2本文档来自技高网...
【技术保护点】
一种半导体装置，包含：基板，具有第一表面；第一芯片，安装于该第一表面上；至少一子封装系统，安装于该第一表面上，各该子封装系统于该第一表面的投影与该第一芯片于该第一表面的投影有部分重叠，并有部分不重叠；以及散热体(heat？spreader)，具有突出部分与散热板；该散热板覆盖于该第一芯片与各该子封装系统之上，而该突出部分设于该第一芯片与该散热板之间；其中，各该子封装系统包含：至少一第二芯片；以及界面板(interposer)，设于各该第二芯片与该第一表面之间；各该第二芯片安装于该界面板上。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：林有玉，
申请(专利权)人：创意电子股份有限公司，台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。