半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种半导体装置的制造方法，其中，将多个SiC半导体芯片安装到安装基板上(S1)，对安装基板上的SiC半导体芯片施加电压(S2)。在施加有电压的状态下，使用红外线热像仪、红外线显微镜等热影像装置获取安装基板表面的温度分布图像(S3)，通过进行图像解析从而判断不合格芯片的有无(S5)。在安装基板上包含不合格芯片时(S5：是)，通过切断该不合格芯片的配线从而排除不合格芯片(S7)。由此，提供一种使用小容量芯片的半导体装置的制造方法。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种使用小容量芯片的。
技术介绍
碳化硅(SiC)除在硬度、耐热性、化学稳定性上具有优异的性质以外，作为半导体材料的性质也受到关注，近年来，使用SiC半导体的功率器件正走向实用化。对于使用SiC半导体的功率器件的大容量化(大电流化)，需要扩大芯片面积，但由于耐电压的合格率大幅度降低，因此现阶段仅小容量芯片正处于实用化。 提出有为了使用上述小容量芯片实现大电流化而并联连接多个小容量芯片的半导体装置(例如参照专利文献I)。现有技术文献专利文献专利文献I :日本特开2004-95670号公报
技术实现思路
专利技术要解决的问题当使用专利文献I中所公开的技术时，通过并联连接多个小容量SiC 二极管，从而能够流通大电流，但安装时的合格率变差，因此若要获得所需数量的半导体装置，则需要制成更多的半导体装置。SiC等的化合物半导体因基板质量的关系无法增大芯片而成为小容量产品。为获得大电流器件，例如专利文献I所公开的那样，需要并联连接多个小容量芯片。对于安装在基板上的小容量芯片，虽然使用检查为合格的合格品，但由于安装时进行加热，因此即使使用合格品，也会以一定比例产生不合格。将安装一个小容量芯片时的合格率设为a(0^a^ I)时，安装η个小容量芯片而形成大电流器件时的合格率即为an。如此，安装多个小容量芯片而使电流容量增加时，存在合格率呈指数函数地变差的问题。 因此，为制造m个大电流器件，平均需要制成m/a11个基板。另外，由于不合格芯片从外观上无法辨别，因此难以通过目视鉴定并排除不合格芯片。进一步，虽然在硅等可大型化的芯片中，也能够在制造时对芯片自身进行检查而判断不合格的有无，从而仅使用合格品，但在如上所述的无法实现芯片的大型化的SiC等的半导体芯片中，难以以单品检查芯片。本专利技术的目的在于，提供一种能够通过目视鉴定在安装过程中产生的不合格芯片并排除该不合格芯片的。用于解决问题的手段一种实施方式的，包括在基板上形成并联连接多个半导体元件的电路的工序；以及检查工序，对构成上述电路的半导体元件进行检查，其特征在于，上述检查工序包括如下工序对形成于上述基板上的电路中所包含的各半导体元件施加电压；检测各半导体元件是否伴随施加电压而发热；以及切断检测出发热的半导体元件与其它半导体元件之间的连接。在该制造方法中，即使在将多个半导体元件组装入安装基板上之后，也能够根据各半导体元件的发热的有无而检测安装时所产生的不合格，并且通过仅排除产生不合格的半导体元件，从而能够获得使用剩余的半导体元件而正常发挥功能的半导体装置。一种实施方式的，其特征也可在于，上述半导体元件为包含SiC、GaN或金刚石的元件。在该制造方法中，即使在使用难以扩大芯片面积、电流容量较小的半导体元件时，也能够通过并联连接多个半导体元件而作为装置整体实现大电流化。一种实施方式的，其特征也可在于，上述半导体元件为二极管或晶体管。 在该制造方法中，由于构成有并联连接多个二极管或晶体管的半导体装置，因此即使在各半导体元件的电流容量较小时，也可作为装置整体而实现大电流化。一种实施方式的，其特征也可在于，通过红外线热像仪、红外线显微镜、或温度传感器来检测各半导体元件有无发热。在使用红外线热像仪、红外线显微镜作为检测半导体元件有无发热的机构时，通过对这些热影像装置中所生成的温度分布图像进行解析来检测有无发热。另外，在使用热电偶、热敏电阻等温度传感器作为检测半导体元件有无发热的机构时，例如根据电压的变化来检测有无发热。一种实施方式的，其特征也可在于，在各半导体元件上附加示温纸或示温涂料，根据该示温纸或示温涂料的颜色变化来检测各半导体元件有无发热。在该制造方法中，根据附加在各半导体元件上的示温纸或示温涂料的颜色变化来检测各半导体元件有无发热。专利技术的效果根据本专利技术，即使在将多个半导体元件组装入安装基板上之后，也能够根据各半导体元件的发热的有无来检测安装时所产生的不合格，并且通过仅排除产生不合格的半导体元件，从而能够获得使用剩余的半导体元件而正常发挥功能的半导体装置。其结果是，如以往那样，即使构成半导体装置的半导体元件中的一个不合格时，也不存在装置整体不发挥功能而使剩余的半导体元件浪费的情况，从而能够提高装置制造时的合格率。附图说明图I是说明第I实施方式的的概要的说明图。图2是表不SiC半导体芯片的安装例的不意图。图3是表示SiC半导体芯片的其他安装例的示意图。图4是说明用于自动排除不合格芯片的系统结构的说明图。图5是表示第I实施方式的的流程图。图6是说明第2实施方式的的概要的说明图。图7是说明第3实施方式的的概要的说明图。具体实施例方式下面，基于表示本专利技术的实施方式的附图进行具体说明。第I实施方式图I是说明第I实施方式的的概要的说明图。本实施方式的包括安装工序(图1(a))，在安装基板10上形成并联连接多个SiC半导体芯片20的电路；以及检查工序(图I (b))，检查所安装的SiC半导体芯片20是否产生不合格。SiC半导体芯片20为具有f IOA左右的电流容量的小容量芯片。通过将多个SiC半导体芯片20在安装基板10上并联连接，而实现可大电流化的半导体装置(例如功率器件)。SiC半导体芯片20具有2mm见方左右的大小，且呈直线状或矩阵状地以数毫米间隔配置在安装基板10上。作为在安装基板10上安装SiC半导体芯片20的方法，能够根据SiC 半导体芯片20的种类而采用适当的方法。图2是表示SiC半导体芯片20的安装例的示意图。在图2所示的例中，作为安装的SiC半导体芯片20，使用具有正面电极21及背面电极22且在厚度方向上流通电流的SiC 二极管。另外，安装基板10可以使用在氮化硅、氮化铝等绝缘基板11的正面及背面形成有印刷配线(金属面12、13)的基板。通过焊接或导电树脂将SiC 二极管的背面电极22固定在安装基板10正面侧的金属面12上，并且通过引线接合23将SiC 二极管的正面电极21配线于安装基板10背面侧的金属面13上，由此能够将多个SiC 二极管并联安装在安装基板10上。安装有SiC 二极管的安装基板10容纳在例如具有上盖31的保护盒30内，并且在安装基板10与保护盒30之间的空间内填充具有散热性、防潮性等性质的凝胶40。图3表示SiC半导体芯片20的其他安装例的示意图。在图3所示的例中，作为SiC半导体芯片20，使用具有两个端子的SiC 二极管。另外，与上述相同，安装基板10可以使用在绝缘基板11的两表面形成有印刷配线(金属面12、13)的基板。通过将SiC 二极管的两个端子24、25分别焊接于安装基板10的正面侧及背面侧的金属面12、13，从而将多个SiC 二极管并联安装在安装基板10上。另外，安装有SiC 二极管的安装基板10容纳在例如具有上盖31的保护盒30内，并且在安装基板10与保护盒30之间的空间内填充具有散热性、防潮性等性质的凝胶40。安装在安装基板10上的SiC半导体芯片20的个数为任意，但优选多安装与预先估计不合格的数量相对应的程度的SiC半导体芯片20，以满足所需要的电流容量。此外，在图2及图3中，对于安装SiC 二极管作为SiC半导体芯片20的结构进行了说明，但所安装的芯片并不限于二极管，也可以是晶体管。在图1(b)所示的检查工序中，检查在安装本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.06.03 JP 2010-1281961.一种半导体装置的制造方法，包括在基板上形成并联连接多个半导体元件的电路的工序；以及检查工序，对构成上述电路的半导体元件进行检查，上述半导体装置的制造方法的特征在于， 上述检查工序包括如下工序 对形成于上述基板上的电路中所包含的各半导体元件施加电压； 检测各半导体元件是否伴随施加电压而发热；以及 切断检测出发热的半导体元件与其它半导体元件之间的连接。2.根据权利要求I...

【专利技术属性】
技术研发人员：初川聪，
申请(专利权)人：住友电气工业株式会社，
类型：
国别省市：