本实用新型专利技术为有关于一种RFIC(RadioFrequencyIntegratedCircuit，射频集成电路)交错式分类测试的结构，其为用来检测并分类至少一RFIC的芯片模块的分类测试装置，分类测试装置包括：至少一测试模块以及复数分类模块，测试模块测试各待测芯片模块，此分类结构的分类模块包括第一分类模块及第二分类模块，当其中一分类模块进行芯片模块分类的分类时间，此RFIC的测试模块进行测试另一分类模块内的待测芯片模块的测试，进而利用有限的测试资源而能提高测试分类量，达到提高产出且节省成本的实用进步性。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术为提供一种IC测试暨分类装置，尤指一种快速且节省成本的RFIC交错式分类测试的结构。
技术介绍
目前市面上现有IC测试与分类装置可区分两大类，一者为独立作业的RFIC测试装置以及IC自动分类机，另一者为高价位的整合装置，然而由于RFIC测试装置其测试时间和效能已经接近于高价位的整合装置的单一测试站的单元的表现，当现有整合装置同时进行分类时，其自身的测试功能为闲置而无法发挥最高效益，且RFIC测试装置的测试时间愈来愈短且愈接近IC自动分类机的分配时间，因此测试生产的单位时间的产出和成本的瓶颈渐渐由测试端变成IC分类的时间和成本。
技术实现思路
本技术的主要目的在于提供一种RFIC交错式分类测试的结构，解决现有IC测试与分类装置所存在的整合装置硬件成本高且独立装置耗时的问题，达到快速且节省成本的实用进步性。为达到上述的目的，本技术为一用来检测并分类至少一 RFIC芯片模块的分类测试装置，分类测试装置包括至少一测试模块以及复数分类模块，测试模块测试各芯片模块，且测试模块于测试各芯片模块后产生分类指令单元，其中分类模块接收分类指令单元，且分类模块依据分类指令单元对芯片模块进行分类，并分类模块包括第一分类模块及第二分类模块，第一分类模块及第二分类模块信息连接测试模块，且第一分类模块及第二分类模块分别分类各芯片模块，藉此，当测试模块针对第一分类模块内的芯片模块进行测试时，第二分类模块同步对已被测试模块测试的芯片模块进行分类动作，所以，其中一分类模块进行芯片模块分类的空档时，测试模块进行测试另一分类模块内的芯片模块，进而利用有限资源而能提高测试分类量，达到快速且节省成本的优点。本技术具体包括至少一测试模块以及复数分类模块，测试模块测试各芯片模块；分类结构的复数分类模块包括分别同时对各芯片模块进行分类的一第一分类模块及一第二分类模块，该第一分类模块及该第二分类模块信息连接该测试模块，且该第一分类模块及该第二分类模块分别分类各该芯片模块，藉此，当该测试模块针对该第一分类模块内的芯片模块进行测试时，该第二分类模块同步对已被该测试模块测试的芯片模块进行分类动作。其中该测试模块于测试各该芯片模块后产生一分类指令单元；其中该些分类模块接收该分类指令单元，且该些分类模块依据该分类指令单元对该芯片模块进行分类；其中该芯片模块为RFIC芯片。本技术的优点在于一、硬件成本远低于现有整合测试暨分类装置。二、测试模块不间断的在第一分类模块及第二分类模块之间进行测试，并节省原本需等待的时间，进而提高其测试芯片模块的数量。三、复数测试模块共同交替测试各该芯片模块,除可有效节省测试的时间成本外，更可在不需扩充软件和分类单元及复制一低成本的RFIC的测试模块情形下，达到更高效率的测试效果，以提升测试的芯片模块数量，以降低整体成本。附图说明图I为本技术较佳实施例的立体组合图。图2为本技术较佳实施例的第一动作示意图。图3为本技术较佳实施例的第二动作示意图。图4为本技术较佳实施例的第三动作示意图。图5为本技术再一较佳实施例的第一动作示意图。图6为本技术再一较佳实施例的第二动作示意图。图7为本技术再一较佳实施例的第三动作示意图。图8为本技术再一较佳实施例的第四动作示意图。具体实施方式如附图I所示，为本技术较佳实施例的立体组合图，由图中可清楚看出本技术一种RFIC交错式分类测试的结构，其为一用来检测并分类至少一 RFIC的芯片模块3的分类测试装置4，该分类测试装置包括一测试模块I以及复数分类模块2，该测试模块I测试各该芯片模块3，且该测试模块I于测试各该芯片模块3后产生一分类指令单元11，其中该些分类模块2接收该分类指令单元11，且该些分类模块2依据该分类指令单元11对该芯片模块3进行分类，并该些分类模块3包括一第一分类模块21及一第二分类模块22，该第一分类模块21及该第二分类模块22信息连接该测试模块1，且该第一分类模块21及该第二分类模块22分别分类各该芯片模块3，藉此，当该测试模块I针对该第一分类模块21内的芯片模块3进行测试时，该第二分类模块22同步对已被该测试模块I测试的芯片模块3进行分类动作。藉由上述的结构、组成设计，兹就本技术的使用情形说明如下如附图2至附图4所示，为本技术较佳实施例的第一动作示意图、第二动作示意图及第三动作示意图，由图中可清楚看出藉由装设测试速度相同于现有整合装置RFIC的测试模块1，虽然其一次进行测试的数量不如现有整合装置，然而其成本远低于现有整合分类装置，当该测试模块I针对该第一分类模块21内的芯片模块3进行测试时，该第二分类模块22同步对已被该测试模块I测试的芯片模块3进行分类动作，藉此使测试模块I不间断的在第一分类模块21及第二分类模块22之间进行切换交错测试，且随后第一分类模块21及第二分类模块22依据分类指令单元11进行分类动作，并节省原本需等待的时间，进而提高其测试芯片模块3的数量。如附图5至附图8所示，为本技术再一较佳实施例的第一动作示意图、第二动作示意图、第三动作示意图及第四动作示意图，由图中可清楚看出，复数测试模块Ia共同交替测试各该芯片模块3a，除可有效节省测试的时间成本外，更可在不需扩充软件和分类单元及复制一低成本的RFIC的测试模块Ia的情形下，达到更高效率的测试效果，以提升测试的芯片模块3a数量，以降低整体成本·。权利要求1.一种RFIC交错式分类测试的结构，其为一用来检测并分类至少一芯片模块的分类测试装置，其特征在于该分类测试装置包括 至少一测试模块以及复数分类模块，测试模块测试各芯片模块； 分类结构的复数分类模块包括分别同时对各芯片模块进行分类的一第一分类模块及一第二分类模块，该第一分类模块及该第二分类模块信息连接该测试模块，且该第一分类模块及该第二分类模块分别分类各该芯片模块。2.根据权利要求I所述的RFIC交错式分类测试的结构，其特征在于其中该测试模块于测试各该芯片模块后产生一分类指令单元。3.根据权利要求2所述的RFIC交错式分类测试的结构，其特征在于其中该些分类模块接收该分类指令单元，且该些分类模块依据该分类指令单元对该芯片模块进行分类。4.根据权利要求I所述的RFIC交错式分类测试的结构，其特征在于其中该芯片模块为RFIC芯片。专利摘要本技术为有关于一种RFIC(RadioFrequencyIntegratedCircuit，射频集成电路)交错式分类测试的结构，其为用来检测并分类至少一RFIC的芯片模块的分类测试装置，分类测试装置包括至少一测试模块以及复数分类模块，测试模块测试各待测芯片模块，此分类结构的分类模块包括第一分类模块及第二分类模块，当其中一分类模块进行芯片模块分类的分类时间，此RFIC的测试模块进行测试另一分类模块内的待测芯片模块的测试，进而利用有限的测试资源而能提高测试分类量，达到提高产出且节省成本的实用进步性。文档编号G01R31/28GK202693749SQ20122022365公开日2013年1月23日 申请日期2012年5月18日 优先权日2012年5月18日专利技术者陈良波, 贺云朋 申请人:全智科技股份有限公司本文档来自技高网...
【技术保护点】
一种RFIC交错式分类测试的结构，其为一用来检测并分类至少一芯片模块的分类测试装置，其特征在于该分类测试装置包括：至少一测试模块以及复数分类模块，测试模块测试各芯片模块；分类结构的复数分类模块包括分别同时对各芯片模块进行分类的一第一分类模块及一第二分类模块，该第一分类模块及该第二分类模块信息连接该测试模块，且该第一分类模块及该第二分类模块分别分类各该芯片模块。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈良波，贺云朋，
申请(专利权)人：全智科技股份有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。