平行测试方法技术

本发明专利技术提供一种平行测试方法，包含下列步骤：提供测试机台，其中测试机台包含驱动通道以及电源通道，其中驱动通道包含第一群组以及第二群组；提供多个待测芯片，其中各待测芯片包含多个信号接脚以及至少一电源接脚；使各待测芯片的信号接脚连接于位于第一群组的驱动通道；使各待测芯片的电源接脚分别平行连接至位于第二群组的驱动通道其中之一；以及使待测芯片的信号接脚自相连的位于第一群组的驱动通道接收驱动信号，以及使待测芯片的电源接脚自平行连接的位于第二群组的驱动通道分别接收来源互异的电源信号，以对待测芯片进行平行测试。

【技术实现步骤摘要】

本专利技术是有关于一种电子装置测试方法，且特别是有关于一种。
技术介绍
电路点测(circuit probing)是芯片制程中的最后一步。然而,大量的芯片往往需要耗费许多时间进行测试，如能在单一机台上同时对许多芯片测试，将省下不少测试成本以及时间成本。为了达到平行测试，以往常常由数个待测芯片共享一个测试 机台提供的电源，以在测试机台电源供应的通道并不多的情形下达成平行测试的目的。然而这样的设计方式，在这些待测芯片其中一个产生短路时，大电流的冲击将使与其共享电源的待测芯片也跟着损坏。再者，部分对待测芯片的电源接脚的测试程序中，也将因为电源共享的关系，而无法对单一芯片进行量测，而在产生异常状况时难以分辨是何者造成。因此，如何设计一个新的，以克服上述的问题，乃为此一业界亟待解决的问题。
技术实现思路
本专利技术的目的在于提供一种，以克服上述的问题。因此，本专利技术的一方面是在提供一种，包含下列步骤提供测试机台，其中测试机台包含多个驱动通道(driver channel)以及多个电源通道,其中驱动通道包含第一群组以及第二群组；提供多个待测芯片，其中各待测芯片包含多个信号接脚以及至少一电源接脚；使各待测芯片的信号接脚连接于位于第一群组的驱动通道；使各待测芯片的电源接脚分别平行连接至位于第二群组的驱动通道其中之一；以及使待测芯片的信号接脚自相连的位于第一群组的驱动通道接收驱动信号，以及使待测芯片的电源接脚自平行连接的位于第二群组的驱动通道分别接收来源互异的电源信号，以对待测芯片进行平行测试。依据本专利技术一实施例，其中各待测芯片的信号接脚其中的一相同者共享位于第二群组的驱动通道其中之一。依据本专利技术另一实施例，其中各待测芯片的各信号接脚平行连接于位于第二群组的驱动通道其中之一。依据本专利技术又一实施例，其中测试机台还包含多个输入输出通道，且各待测芯片包含至少一输入输出接脚。还包含下列步骤使各待测芯片的各输入输出接脚平行连接于输入输出通道其中之一；以及使待测芯片的各输入输出接脚自平行连接的输入输出通道分别接收输入输出信号，以对待测芯片进行平行测试。依据本专利技术再一实施例，其中信号接脚包含写入保护接脚、待测芯片选择接脚、频率接脚、保留接脚以及程序泵(program pump)电压接脚。依据本专利技术还具有的一实施例，其中平行测试包含待机电流测试。待机电流测试用以测量各待测芯片的电源接脚的待机电流。 依据本专利技术再具有的一实施例，其中平行测试为电路点测(circuit probing)测试。平行测试为直流电源电路点测或交流电源电路点测。应用本专利技术的优点在于通过使电源接脚各自平行地与测试机台的驱动通道相连接，除可避免测试机台的电源通道不足以供应大量平行测试的待测芯片外，亦可增加测试的精确性，而轻易地达到上述的目的。附图说明为让本专利技术的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下图I为本专利技术一实施例中，的流程 图2为本专利技术一实施例中，测试机台及数个待测芯片相连接的示意图；以及图3为本专利技术一实施例中，各种不同类型接脚与待测机台的通道连接的示意图。主要组件符号说明 101-104步骤20:测试机台 200驱动通道202:电源通道 204输入输出通道22:待测芯片 220信号接脚222:电源接脚 224输入输出接脚具体实施例方式请参照图I。图I为本专利技术一实施例中，的流程图。请同时参照图2。图2为本专利技术一实施例中，测试机台20及数个待测芯片22相连接的示意图。包含下列步骤(应了解到，在本实施方式中所提及的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行)。于步骤101，提供如图2所绘示的测试机台20以及数个待测芯片22。待测芯片22为晶圆经过切片、研磨、曝光、显影、布植、蚀刻等制程完成后的成品。然而，待测芯片22尚需经过一些测试，方能确保其运作的正常，完成完整的制造及检测流程。其中待测芯片22为与其它电子组件沟通及运作，包含多个信号接脚220以及电源接脚222。信号接脚220可包含如写入保护接脚、待测芯片选择接脚、频率接脚、保留接脚以及程序泵电压接脚等等，以接收来自外部组件的信号，或是将待测芯片22内的信号传送出去。电源接脚222则用以接收电源，以使整个待测芯片22得以运作。需注意的是，于图2中，各待测芯片22仅绘示出一个信号接脚220以及电源接脚222，实质上于不同的实施例中，各个待测芯片22的信号接脚220以及电源接脚222的数目可依设计需求而有所不同，不为图2绘示的数目所限。测试机台20包含多个驱动通道200以及多个电源通道202。测试机台20的驱动通道200包含第一群组的驱动通道200以及第二群组的驱动通道200。其中，第一群组是以实线绘示，而第二群组是以虚线绘示。一般来说，驱动通道200在进行测试程序时，可以传送驱动信号(未绘示)予信号接脚220，而电源通道202则可以传送电源信号(未绘示)至待测芯片22的电源接脚222。然而，大量的芯片往往需要耗费许多时间进行测试，如能在单一机台上同时对许多芯片测试，将省下不少测试成本以及时间成本。为了达到平行测试，以往常常由数个待测芯片22共享一个测试机台20提供的电源，以在测试机台20电源供应的通道并不多的情形下达成平行测试的目的。然而这样的设计方式，在这些待测芯片22其中一个产生短路时，大电流的冲击将使与其共享电源的待测芯片22也跟着损坏。再者，部分对待测芯片22的电源接脚222的测试程序中，也将因为电源共享的关系，而无法对单一芯片进行测量，而在产生异常状况时难以分辨是何者造成。因此，于步骤102，使各待测芯片22的信号接脚220连接于位于第一群组的驱动通道200 (以实线绘示的部分)。接着于步骤103，使各待测芯片22的电源接脚222分别平行连接至位于第二群组的驱动通道220其中之一。意即，各个待测芯片22的信号接脚220是 与第一群组的驱动通道200相连接，而各个待测芯片22的电源接脚222则将分别与不同的驱动通道220相连接，而成为平行且互相独立的连接方式。需注意的是，因应信号接脚220的不同，其与第一群组的驱动通道200连接的方式亦可能有所不同，举例来说，各个待测芯片22间部分相同的信号接脚220，如各个待测芯片22的频率接脚，可以连接于第一群组其中一个相同的驱动通道220，以达到共享以节省驱动通道数目的目的。而各个待测芯片22另一部分相同的信号接脚220，如各个待测芯片22的程序泵电压接脚，由于使用上的需求，亦可能各自连接到一个驱动通道200，而成为平行连接的方式。接着于步骤104，使待测芯片22之信号接脚220自相连的位于第一群组的驱动通道200接收驱动信号，以及使待测芯片22的电源接脚222自平行连接的位于第二群组的驱动通道200分别接收来源互异的电源信号，以对待测芯片22进行平行测试。意即，在各个待测芯片22间相同的信号接脚220为共享时，举例来说如各个待测芯片22的频率接脚，都将连接于第一群组其中一个相同的驱动通道220，因此待测机台20仅需透过此单一个驱动通道220传送频率信号，即可传送至共享的各个待测芯片22的信号接脚220。而在各个待测芯片22间相同的信号接脚220不为共享时，则需要透过不同的驱动通道220传送来源互异本文档来自技高网...

【技术保护点】
一种平行测试方法，其特征在于，包含下列步骤：提供一测试机台，其中该测试机台包含多个驱动通道以及多个电源通道，其中该多个驱动通道包含一第一群组以及一第二群组；提供多个待测芯片，其中各该多个待测芯片包含多个信号接脚以及至少一电源接脚；使各该多个待测芯片的该多个信号接脚连接于位于该第一群组的该多个驱动通道；使各该多个待测芯片的该电源接脚分别平行连接至位于该第二群组的该多个驱动通道其中之一；以及使该多个待测芯片的该多个信号接脚自相连的位于该第一群组的该多个驱动通道接收一驱动信号，以及使该多个待测芯片的该电源接脚自平行连接的位于该第二群组的该多个驱动通道分别接收来源互异的一电源信号，以对该多个待测芯片进行一平行测试。

【技术特征摘要】

【专利技术属性】
技术研发人员：何志君，
申请(专利权)人：常忆科技股份有限公司，
类型：发明
国别省市：