一种自我时序差动放大器，包括：一放大器单元，具有一对读取/写入端，且藉由一选择线用以读取或写入数据；一第一差动对偶晶体管，藉由一控制线用以控制第一差动对偶晶体管；以及一第二差动对偶晶体管，藉由一行选择线用以控制第二差动对偶晶体管，其中第...

本发明涉及于静态电流测试下检测全域字符线缺陷的领域，具体的，一种检测内存缺陷的装置，包括：一第一全域字符线；一第二全域字符线；一全域字符线前端电路，连接至该第一全域字符线；一全域字符线驱动电路，连接至该第一全域字符线；一位储存电路，连接...

本发明涉及一种P通道闪存结构包括N型掺杂基底、穿隧氧化层、氮化物栅极、栅间介电层、控制栅极、第一P型掺杂区以及第二P型掺杂区。该穿隧氧化层设置于N型掺杂基底上，该氮化物栅极设置于穿隧氧化层上，该栅间介电层设置于氮化物栅极上，该控制栅极设...

本发明提供一种平行测试方法，包含下列步骤：提供测试机台，其中测试机台包含驱动通道以及电源通道，其中驱动通道包含第一群组以及第二群组；提供多个待测芯片，其中各待测芯片包含多个信号接脚以及至少一电源接脚；使各待测芯片的信号接脚连接于位于第一...

本发明提供了一种双多晶硅闪存的堆叠式电容器及其制造方法。此堆叠式电容器是由下电极、下介电层、中电极、上介电层及上电极所组成，其中下电极为基底中的掺杂区域。此堆叠式电容器的制程能完整地整合于双多晶硅闪存的制程中。

本发明揭露由两个晶体管组成的PMOS存储单元及由其所构成的PMOS存储单元阵列，所述PMOS存储单元的其中一个PMOS具有选择栅极，另一个PMOS具有浮置栅极。上述存储单元中与浮置栅极重叠的控制栅极，其是由位于绝缘结构上的多晶硅层所构成。

本发明提出的工艺和结构减少了用来分隔多晶硅栅与漏接触的介电质的数量，从而减小了单个存储器单元的尺寸，提高了存储器阵列的密度。在源和漏制作、自对准漏接触掩模和腐蚀之前，在多晶硅栅的顶部和侧壁上制作氮化硅，使制作漏接触到漏区的窗口的后续氧化...