三维集成电路、处理器、半导体芯片及三维集成电路的制造方法技术

技术编号:8244248 阅读:276 留言:0更新日期:2013-01-25 03:21
作为本发明专利技术的一形态的三维集成电路(1)将第一半导体芯片与第二半导体芯片层叠而成;上述第一半导体芯片的全部布线层中的最接近于与其他芯片的接合面的布线层中的电源用导电体区域及接地用导电体区域的配置、与上述第二半导体芯片的全部布线层中的最接近于与其他芯片的接合面的布线层中的电源用导电体区域及接地用导电体区域的配置相同;上述第一半导体芯片的最接近于上述接合面的布线层的电源用导电体区域的至少一部分经由绝缘层与最接近于上述第二半导体芯片的上述接合面的布线层的接地用导电体区域的至少一部分对置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及将多个半导体芯片层叠而构成的三维集成电路的电源电压稳定化技术。
技术介绍
·将层叠多个半导体芯片、用TSV (Through Silicon Via)及微凸块等将芯片间连接的结构称作“三维集成电路”。三维集成电路由于将多个半导体芯片堆叠,所以与将多个半导体芯片平置的集成电路相比,能够使电路的总布线长变短。电路的总布线长越短,越能够削减与动作频率成比例的耗电,所以三维集成电路在动作频率较高的处理器等中是特别有用的技术。在三维集成电路中,当一个半导体芯片的负荷变动时,在另一个半导体芯片中电源电压有可能下降。特别是,在消耗电流较大的高性能的处理器等中容易发生电源电压的下降。因此,在层叠三维集成电路的基板上设置电容器,通过用储存在电容器中的电容量补偿电压下降,使作用在负荷上的电压稳定化。将这样的电容器称作“去耦电容器”。但是,如果在基板上设置电容器,则从电容器到负荷的布线变长,由布线形成的电感的值变大。这样,流入到电容器中的电荷量减少,所以作为去耦电容器不怎么有效。在专利文献I中,公开了在负荷的附近设置去耦电容器的技术。专利文献I的半导体装置是将多个芯片层叠的层叠型的半导体装本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:森本高志中山武司桥本隆
申请(专利权)人:松下电器产业株式会社
类型:
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1