一种FPGA专用配置存储器多版本码流存储电路架构制造技术

一种FPGA专用配置存储器多版本码流存储电路架构，包括版本选择寄存器201、版本标识寄存器组202、同或逻辑203、数据存储块阵列204和多路选择器205。本发明专利技术将数据存储阵列由传统的只能存储一个版本的设计码流改进为可存储多个版本设计码流的数据存储块阵列，码流版本的选择可使用外部版本选择端口或者内部可编程版本选择控制位进行。采用本发明专利技术FPGA专用配置存储器可以将单个设计码流存储在一个数据存储块中，容量较大的设计码流可以跨越多个数据存储块存储，甚至可以通过配置存储器级联的方式跨越多个配置存储器存储；采用此电路架构的FPGA专用配置存储器支持在线系统多版本码流存储，这极大提升了面向FPGA配置应用的灵活性。

【技术实现步骤摘要】

本专利技术涉及一种FPGA专用配置存储器多版本码流存储电路架构，属于集成电路

技术介绍
图I是通过多个配置存储器级联的方式对现场可编程门阵列(FPGA，FieldProgrammable Gate Array)进行配置的电路接口示意图。在此处为了方便示意FPGA100器件的配置原理及配置存储器的可级联特性，仅仅将与配置及级联特性相关的接口信号标注了出来，主要包括控制使能信号CE、控制使能输出信号CEO和FPGA配置端口 105 ；FPGA配置端口 105又主要包括配置完成信号DONE、控制总线110、地址总线111和数据总线112。针对FPGA100器件的配置，需要将FPGA100器件的配置完成信号DONE与配置存储器101的控制使能信号CE相连；FPGA100通过控制总线110与配置存储器101进行控制信号交互，通过地址总线111向配置存储器101发送地址信息，通过数据总线112与配置存储器101进行设计码流和指令数据的交互。如果配置存储器101(主)的存储容量可以满足FPGA100器件的配置需求，则无需级联配置存储器101 (从)；否则，需要级联配置存储器101 (从本文档来自技高网...

【技术保护点】
一种FPGA专用配置存储器多版本码流存储电路架构，其特征在于包括：版本选择寄存器201、版本标识寄存器组202、同或逻辑203、数据存储块阵列204和多路选择器205；版本选择寄存器201：用于存储配置存储器内部的可编程版本选择控制位，位宽为m，m为大于1的整数；版本标识寄存器组202：用于标识数据存储块阵列204中各存储块对应的版本信息；所述版本标识寄存器组202包含n组位宽为m的版本标识寄存器A_0～A_n？1，n为大于1的整数；同或逻辑203包含n组同或门B_0～B_n？1，第i个同或门将多路选择器205输出的位宽为m的数据与第i个版本标识寄存器并行输出的位宽为m的数据进行同或运算，并将...

【技术特征摘要】

【专利技术属性】
技术研发人员：郭晨光，陈雷，李学武，张彦龙，王慜，林彦君，张昆，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：