在同一循环中具有多个地址存取的存储器装置和方法制造方法及图纸
【技术实现步骤摘要】
在同一循环中具有多个地址存取的存储器装置和方法本申请案主张2010年7月9日申请的第61/363,151号美国临时专利申请案的优先权，所述临时专利申请案的内容以引用的方式并入本文中。
本专利技术大体上涉及存储器装置，且更明确地说，涉及基于一个或一个以上定时时钟信号来存取存储器位置的同步存储器装置。
技术介绍
图10A为常规存储器装置1000的框图。常规存储器装置可为四倍数据速率(QDR)类型静态随机存取存储器(SRAM)类型装置，例如美国加利福尼亚州圣何塞市赛普拉斯半导体公司(CypressSemiconductorCorporationofSanJose，California，U.S.A)所制造的装置。常规存储器装置1000可包括一个地址端口1002、读取数据端口(Q)1004和写入数据端口(D)1005。地址端口1002可为28位宽地址端口(x28)，而数据端口(1004、1005)可为18位或36位宽数据端口。应理解，数据端口(1004、1005)为单向端口，从而提供单路输入或输出数据路径。图10B和图10C中展示常规存储器装置1000的操作。图10B为展示...
【技术保护点】
一种存储器装置，其特征在于，包含：多个存储体，每一存储体包括由不同存取电路存取的存储器位置；至少第一地址端口，其经配置以在定时时钟的下降沿和上升沿上接收地址，每一地址对应于不同存储体中的位置；以及至少两个读取/写入数据端口，其各自经配置以接收用于存储于所述存储体中的一个中的写入数据且从所述存储体中的一个输出读取数据。
【技术特征摘要】
2011.07.08 US 13/179,3071.一种存储器装置，其特征在于，包含：多个存储体，每一存储体包括由不同存取电路存取的存储器位置；至少第一地址端口，其经配置以在定时时钟的上升沿上接收对应于第一读取操作的第一地址，并且其还经配置以在所述定时时钟的下降沿上接收对应于第二读取操作的第二地址，所述第一读取操作和所述第二读取操作均在所述定时时钟的同一循环的连续沿上由所述第一地址端口接收，所述第一地址对应于第一存储体中的第一位置，并且所述第二地址对应于第二存储体中的第二位置；以及至少两个读取/写入数据端口，其各自经配置以传递用于存储于所述多个存储体中的一个中的读取或写入数据且从所述多个存储体中的一个输出读取数据，并且其中所述至少两个读取/写入数据端口中的每一个经配置以经由多个读取/写入电路中的一个和与所述多个存储体相关联的存取电路而向所述多个存储体中的每个存储体提供读取数据路径和写入数据路径。2.根据权利要求1所述的存储器装置，其特征在于，其中：所述至少两个读取/写入数据端口为双倍数据速率端口，其经配置以在所述定时时钟的上升沿和下降沿上接收写入数据。3.根据权利要求1所述的存储器装置，其特征在于，其中：所述至少两个读取/写入数据端口为双倍数据速率端口，其经配置以在所述定时时钟的上升沿和下降沿上输出读取数据。4.根据权利要求1所述的存储器装置，其特征在于，其中：存储体的数目是选自两个、四个或八个。5.根据权利要求1所述的存储器装置，其特征在于，其中所述存储器装置还包括：第二地址端口，其也经配置以在所述定时时钟的下降沿和上升沿上接收对应于不同存储体中的位置的地址。6.根据权利要求5所述的存储器装置，其特征在于，其中：所述多个存储体各自包含多个静态随机存取存储器单元。7.根据权利要求1所述的存储器装置，其特征在于，其中：每一存取电路经配置以响应于一个所接收的地址值而存取至少两个数据存储位置的突发。8.一种存储器装置，其特征在于，包含：多个存储体，所述多个存储体包括第一存储体和第二存储体，每一存储体包括由不同存取电路存取的存储器位置；至少两个地址端口，每一地址端口经配置以在周期性定时信号的上升沿上锁存对应于与所述第一存储体相关联的第一读取操作的第一地址值，并且还经配置以在所述周期性定时信号的下降沿上锁存对应于与所述第二存储体相关联的第二读取操作的第二地址值，与所述第一读取操作相关联的所述上升沿和与所述第二读取操作的所述下降沿是所述周期性定时信号的同一循环的连续沿；以及多个数据端口，至少一个数据端口经配置以在所述周期性定时信号的不同转变上传递读取数据或输出读取数据，其中所述多个数据端口中的每个数据端口经配置以经由多个读取/写入电路中的一个和与所述多个存储体相...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。