一种基准电压源电路制造技术

本发明专利技术提供了一种基准电压源电路，包括基准源电路与输出极；所述基准源单元接收电源电压信号与输出极单元的反馈信号，输出第一基准电压信号；再由输出极单元的所述第一电阻接收所述第一基准电压信号，由反馈单元反馈信息至所述基准源单元，由第二电阻输出第二基准电压信号，即对地的基准电压信号；本发明专利技术公开的基准电压源电路加入了所述第一电阻与第二电阻，将所述基准源单元输出的所述第一基准电压信号，即所述对电源的基准电压信号加载到所述第一电阻上转化为相应电流，流过第二电阻，所述第二电阻两端的压降即为对地的基准电压信号，即所述基准电压源电路的输出电压信号，通过改变所述第一电阻与第二电阻的比值可以实现基准电压值可调。

【技术实现步骤摘要】

本专利技术涉及基准电压源
，尤其涉及一种基准电压值可调的低温漂基准电压源电路。
技术介绍
基准电压源电路是模拟集成电路的核心単元电路，尤其是电源管理类芯片中，基准电压源往往决定了此类芯片的性能指标。基准电压源实现方式种类繁多，有带隙基准源、具有ニ阶温度补偿的带隙基准、齐纳基准源、E/D基准源。图I是典型的E/D NMOS基准结构。它的设计思想是将两个工作在饱和区的增强型NMOS管和耗尽型NMOS管串联，利用其电流相等，可得出输出电压为增强型NMOS管阈值电压和耗尽型NMOS管阈值电压的函数。由于增强型管阈值电压为负温度系数，耗尽型管阈值电压为正温度系数，通过调整两种管子的宽长比，就能得到低温漂的基准电压。具体来说，耗尽型NMOS管Ml与增强型NMOS管M2串联，对基准电压进行初调。所述耗尽型NMOS管Ml管决定支路电流，所述增强型NMOS管M2决定初调电压。初调电压通过耗尽型NMOS管M3进行源极跟随给耗尽型NMOS管M4和增强型NMOS管M5提供初调电位。所述耗尽型NMOS管M4决定支路电流，所述增强型NMOS管M5决定输出基准电压，由于所述增强型NMOS管M5的源极与漏极之间的压差是固定的，所以此结构能够提供的基准电压源电压一般为0. 85V左右，比较固定，不太好调节。电阻Re与电容Ce对输出电压进行滤波。所以现有技术E/D NMOS基准结构存在以下缺点虽然能提供低温漂的基准电压源电压，但是所提供的电压一般为0. 85V左右，比较固定，不太好调节。
技术实现思路
有鉴于此，本专利技术提供了一种基准电压源电路，以解决输出基准电压信号不可调的问题。为了实现上述目的，现提出的方案如下ー种基准电压源电路，包括基准源単元，用于接收电源电压信号，将所述电源电压信号转换为第一基准电压信号后输出，所述第一基准电压信号为对电源的基准电压信号；一端连接所述基准源単元的输出端，另一端连接电源的第一电阻；一端与所述基准源単元的输出端相连，另一端接地的第二电阻。所述基准源単元包括电压偏置単元、第一增强型PMOS晶体管、第二增强型NMOS晶体管和第三耗尽型PMOS晶体管；其中所述电压偏置単元接收电源电压信号，另一端接地，输出端连接所述第二增强型NMOS晶体管的栅极；所述第二增强型NMOS晶体管的源极与所述第三耗尽型PMOS晶体管的源极相连；所述第一增强型PMOS晶体管的源极与衬底相连，接收所述电源电压信号，漏极与所述第二增强型NMOS晶体管的漏极相连，栅极为所述基准源単元的输出端；所述第三耗尽型PMOS晶体管的栅极与源极短接，并与衬底相连，漏极接地。所述基准电压源电路还包括负反馈単元，所述负反馈单元的输入端与所述基准源単元的输出端相连，所述负反馈单元的输出端与所述第二电阻不接地的一端相连，所述负反馈单元的控制端与所述基准源単元内的所述第一增强型PMOS晶体管的漏极相连。所述电压偏置単元包括第四耗尽型PMOS晶体管、第五增强型NMOS晶体管和第六增强型NMOS晶体管；其中所述第四耗尽型PMOS晶体管的源极与栅极短接，并与衬底相连，接收所述电源电压信号，漏极与所述第五增强型NMOS晶体管的漏极相连，连接点与所述第二增强型NMOS晶体管的栅极相连；所述第五增强型NMOS晶体管的栅极与漏极相连，源极与所述第六增强型NMOS晶体管的漏极相连；所述第六增强型NMOS晶体管的栅极与漏极相连，源极接地；所述第五增强型NMOS晶体管的衬底与所述第六增强型NMOS晶体管的衬底相连并接地。所述负反馈单元为第七耗尽型PMOS晶体管，所述第七耗尽型PMOS晶体管的衬底 与源极相连。所述基准电压源电路还包括第三电阻与电容，所述第三电阻的一端与所述第二电阻不接地的一端相连，另一端与所述电容的一端相连，所述电容的另一端接地。从上述的技术方案可以看出，本专利技术公开的基准电压源电路通过加入了所述第一电阻与第二电阻，将所述基准源单元输出的所述第一基准电压信号，即所述对电源的基准电压信号加载到所述第一电阻上转化为相应电流，流过第二电阻，所述第二电阻两端的压降即为对地的基准电压信号，即所述基准电压源电路的输出电压信号，通过改变所述第一电阻与第二电阻的比值可以实现基准电压值可调。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为现有技术的电路原理图；图2为本专利技术实施例公开的基准电压源电路结构图；图3为本专利技术实施例公开的基准电压源电路原理图；图4为本专利技术另ー实施例公开的基准电压源电路原理图；图5为本专利技术另ー实施例公开的基准电压源电路原理图；图6为本专利技术另ー实施例公开的基准电压源电路原理图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术提供了ー种基准电压源电路，以解决输出基准电压信号不可调的问题。具体的，如图2所示，所述基准电压源电路包括基准源単元201、第一电阻Rl和第ニ电阻R2，其中基准源単元201的输入端与电压输入端相连，接收电源电压信号VIN，输出端与第ー电阻Rl相连，输出第一基准电压信号VoI,所述第一基准电压信号VoI为对电源的基准电压信号，基准源単元201的另一端接地；第一电阻Rl连接于电压输入端与所述基准源単元201的输出端之间；第二电阻R2连接于所述基准源単元201的输出端与地之间。 且所述基准电压源电路的具体的工作原理如下由所述基准源単元201接收电源电压信号VIN，并输出所述第一基准电压信号Vol ;再由所述第一电阻Rl接收所述第一基准电压信号Vol，加在所述第一电阻Rl两端的所述第一基准电压信号Vol使所述第一电阻Rl上有电流流过，由于所述第一电阻Rl与第ニ电阻R2串联，流过所述第二电阻R2的电流使所述第二电阻R2两端产生电压，即第二基准电压信号V0UT，也即对地的基准电压信号，作为整个基准电压源电路的输出；通过设置所述第一电阻Rl与第二电阻R2的阻值，即可实现对输出基准电压信号的灵活可调。本专利技术公开的基准电压源电路通过加入了所述第一电阻与第二电阻，将所述基准源单元输出的所述第一基准电压信号，即所述对电源的基准电压信号加载到所述第一电阻上转化为相应电流，流过第二电阻，所述第二电阻两端的压降即为对地的基准电压信号，即所述基准电压源电路的输出电压信号，通过改变所述第一电阻与第二电阻的比值可以实现基准电压值可调。本专利技术另一实施例还公开了ー种基准电压源电路，具体的，如图3所示，包括基准源単元301、第一电阻Rl和第二电阻R2，其中基准源単元301包括电压偏置単元302、第一增强型PMOS晶体管Ml、第二增强型NMOS晶体管M2和第三耗尽型PMOS晶体管M3 ;其中电压偏置単元302接收电源电压信号VIN，另一端接地，输出端连接第二增强型NMOS晶体管M2的栅极；第二增强型NMOS晶体管M2的源极与第三耗本文档来自技高网...

【技术保护点】
一种基准电压源电路，其特征在于，包括：基准源单元，用于接收电源电压信号，将所述电源电压信号转换为第一基准电压信号后输出，所述第一基准电压信号为对电源的基准电压信号；一端连接所述基准源单元的输出端，另一端连接电源的第一电阻；一端与所述基准源单元的输出端相连，另一端接地的第二电阻。

【技术特征摘要】

【专利技术属性】
技术研发人员：彭韶华，刘祖韬，
申请(专利权)人：上海新进半导体制造有限公司，
类型：发明
国别省市：