一种基于镍钯金或镍钯的多芯片封装件及其封装方法技术

本发明专利技术涉及一种基于镍钯金或镍钯的多芯片封装件及其封装方法，属于集成电路封装技术领域。塑封体包围了框架内引脚、上层IC芯片、下层IC芯片、粘片胶、金属凸点、锡膏层、焊料、焊线构成了电路整体，对上层IC芯片、下层IC芯片、焊线起到了支撑和保护作用的塑封体包围了框架内引脚、锡膏层、焊料、金属凸点、上层IC芯片构成了电路的整体，上层IC芯片、下层IC芯片、焊线、金属凸点、焊料、锡膏层和框架内引脚构成了电路的电源和信号通道。本发明专利技术采用不同于以往的镀金属凸点，同时，利用焊料将芯片各凸点与框架管脚焊接，压焊时，不用打线，直接完成了芯片与管脚间的导通、互连，具有低成本、高效率的特点。

【技术实现步骤摘要】

本专利技术涉及，属于集成电路封装

技术介绍
微电子技术的迅猛发展，集成电路复杂度的増加，一个电子系统的大部分功能都可能集成在ー个单芯片内(即片上系统)，这就相应地要求微电子封装具有更高的性能、更多的引线、更密的内连线、更小的尺寸或更大的芯片腔、更大的热耗散功能、更好的电性能、更高的可靠性、更低的单个引线成本等。芯片封装エ艺由逐个芯片封装向圆片级封装转变，·晶圆片级芯片封装技术——WLCSP正好满足了这些要求，形成了引人注目的WLCSPエ艺。晶圆片级芯片规模封装(WaferLevel Chip Scale Packaging,简称WLCSP),即晶圆级芯片封装方式，不同于传统的芯片封装方式(先切割再封测，而封装后至少增加原芯片20 %的体积)，此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成ー个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式，不仅明显地缩小产品尺寸，而符合行动装置对于机体空间的高密度需求；另ー方面在效能的表现上，更提升了数据传输的速度与稳定性。传统的WLCSPエ艺中，采用溅射、光刻、电镀技术或丝网印刷在晶圆上进行电路的刻印本文档来自技高网...

【技术保护点】
一种基于镍钯金或镍钯的多芯片封装件，其特征在于：包括框架内引脚、框架内引脚上锡膏层、焊料、金属凸点、上层IC芯片、粘片胶、下层IC芯片、下层IC芯片与框架内引脚间的焊线、塑封体；框架内引脚上与金属凸点焊接区域镀有锡膏层，IC芯片的压区表面镀金属凸点，金属凸点与框架内引脚上锡膏层采用倒装芯片的方式用焊料焊接在一起，对上层IC芯片、下层IC芯片、焊线起到了支撑和保护作用的塑封体包围了框架内引脚、锡膏层、焊料、金属凸点、上层IC芯片构成了电路的整体，上层IC芯片、下层IC芯片、焊线、金属凸点、焊料、锡膏层和框架内引脚构成了电路的电源和信号通道。

【技术特征摘要】
1.一种基于镍钯金或镍钯的多芯片封装件，其特征在于包括框架内引脚、框架内引脚上锡膏层、焊料、金属凸点、上层IC芯片、粘片胶、下层IC芯片、下层IC芯片与框架内引脚间的焊线、塑封体；框架内引脚上与金属凸点焊接区域镀有锡膏层，IC芯片的压区表面镀金属凸点，金属凸点与框架内引脚上锡膏层采用倒装芯片的方式用焊料焊接在一起，对上层IC芯片、下层IC芯片、焊线起到了支撑和保护作用的塑封体包围了框架内引脚、锡膏层、焊料、金属凸点、上层IC芯片构成了电路的整体，上层IC芯片、下层IC芯片、焊线、金属凸点、焊料、锡膏层和框架内引脚构成了电路的电源和信号通道。2.根据权利要求I所述的ー种基于镍钯金或镍钯的多芯片封装件，其特征在于粘片胶用胶膜片代换。3.根据权利要求I所述的ー种基于镍钯金或镍钯的多芯片封装件，其特征在于焊线为金线或铜线。·4.一种基于镍钯金或镍钯的多芯片封装件的封装方法，其特征在于封装方法按照以下步骤进行 第一歩、晶圆减薄； 晶圆减薄的厚度为50 u m 200 u m,粗糙度Ra 0....

【专利技术属性】
技术研发人员：郭小伟，蒲鸿鸣，崔梦，谢建友，李万霞，
申请(专利权)人：华天科技西安有限公司，
类型：发明
国别省市：