本发明专利技术实施例公开了一种高压金属栅互补金属氧化物半导体的制作方法和系统，涉及半导体芯片制作领域，用于降低高压金属栅互补金属氧化物半导体的制作成本。本发明专利技术中，在硅片表面的热氧化层上形成淀积氧化层，硅片表面的热氧化层是对硅片完成P型阱工艺后形成的氧化层；对形成有淀积氧化层的硅片进行源漏区光刻处理；对源漏区光刻处理后的硅片进行蚀刻处理，蚀刻处理后硅片的漂移区表面留有热氧化层；向蚀刻处理后的硅片注入漂移区离子；向注入有漂移区离子的硅片注入源漏区离子。采用本发明专利技术，能够降低高压金属栅互补金属氧化物半导体的制作成本。
【技术实现步骤摘要】
本专利技术涉及半导体芯片制作领域，尤其涉及一种高压金属栅互补金属氧化物半导体的制作方法和系统方法、系统和设备。
技术介绍
目前广泛使用的高压金属栅互补金属氧化物半导体，即PMOS及NMOS管的耐压需要在24V以上。在制作高压金属栅互补金属氧化物半导体时，一般采用的方法是在18V金属栅互补金属氧化物半导体的制作工艺基础上，增加PMOS漂移区(即P型离子低浓度掺杂区)的光刻和离子注入流程；增加NMOS漂移区(即N型离子低浓度掺杂区)的光刻和离子注入流程，以达到提升耐压的目的。 传统的24V以上高压金属栅互补金属氧化物半导体的制造工艺，要求PMOS漂移区的每个边的尺寸要大于PMOS源、漏区(即P型离子高浓度掺杂区域)的对应边2um，即PMOS漂移区包含PMOS源漏区的尺寸为2um，同样NMOS漂移区的每个边的尺寸要大于NMOS源、漏区(即N型离子高浓度掺杂区域)的对应边2um，即NMOS漂移区包含NMOS源漏区的尺寸为2um。24V以上PMOS管的实际制造工艺流程如下步骤I :完成P型阱工艺；步骤2 :进行PMOS源、漏区制作，包括光刻、蚀刻、BF2离子注入流程，形成如图I所示的结构；步骤3 :进行PMOS漂移区制作，包括光刻、蚀刻、B离子注入流程，形成如图2所示的结构；步骤4 :完成热制程驱入、注入离子激活流程。24V以上NMOS管的实际制造工艺流程如下步骤I :完成P型阱工艺；步骤2 =NMOS源、漏区制作，包括光刻、蚀刻、As离子注入流程，形成如图3所示的结构；步骤3 =NMOS漂移区制作，包括光刻、蚀刻、P离子注入流程,形成如图4所示的结构；步骤4 :完成热制程驱入、注入离子激活流程。上述PMOS管或NMOS管的制造流程中，光刻的实现步骤如图5所示步骤I :将芯片进行脱水烘干，以去除残留在片中的水汽；步骤2 :对硅片进行增粘处理，以使后续的光刻胶能够较好的粘覆在硅片表面；步骤3 :在娃片表面涂抹光刻月父；步骤4 :对硅片进行软烘处理，以蒸发光刻胶内的水分；步骤5 :对硅片进行曝光处理，即使用光刻机和掩模版在硅片上制作PMOS图形；步骤6 :对硅片进行显影处理，以显现上一步骤制作的图形；步骤7 :对硅片进行监膜处理，以进一步蒸干硅片上的水分。在实现本专利技术的过程中，专利技术人发现现有技术中存在以下技术问题完成PMOS管及NMOS管制作共需要四次光刻步骤，比18V高压金属栅互补金属氧化物半导体多两次光刻步骤，制作成本较高。
技术实现思路
本专利技术实施例提供一种高压金属栅互补金属氧化物半导体的制作方法和系统，用于降低高压金属栅互补金属氧化物半导体的制作成本。一种高压金属栅互补金属氧化物半导体的制作方法，该方法包括在硅片表面的热氧化层上形成淀积氧化层，硅片表面的热氧化层是对硅片完成P型阱工艺后形成的氧化层； 对形成有淀积氧化层的硅片进行源漏区光刻处理；对源漏区光刻处理后的硅片进行蚀刻处理，蚀刻处理后硅片的漂移区表面留有热氧化层；向蚀刻处理后的硅片的漂移区进行离子注入；并向硅片的源漏区进行离子注入向蚀刻处理后的硅片注入漂移区离子。一种高压金属栅互补金属氧化物半导体的制作系统，该系统包括氧化层淀积装置，用于在硅片表面的热氧化层上形成淀积氧化层，硅片表面的热氧化层是对硅片完成P型阱工艺后形成的氧化层；光刻装置，用于对形成有淀积氧化层的硅片进行源漏区光刻处理；蚀刻装置，用于对源漏区光刻处理后的硅片进行蚀刻处理，蚀刻处理后硅片的漂移区表面留有热氧化层；漂移区离子注入装置，用于向蚀刻处理后的硅片的漂移区进行离子注入；源漏区离子注入装置，用于向硅片的源漏区进行离子注入。本专利技术实施例中，在完成P型阱工艺的硅片表面的热氧化层上形成淀积氧化层，然后对形成有淀积氧化层的硅片进行源漏区光刻处理及蚀刻处理，由于淀积氧化层和热氧化层的密度不同，因此淀积氧化层和热氧化层的蚀刻速率不同，从而可以使得蚀刻处理后硅片的漂移区表面留有热氧化层；再向蚀刻处理后的硅片的漂移区注入离子，由于有淀积氧化层作为漂移区的离子注入掩膜，因此注入的离子可以透过热氧化层进入漂移区，然后再向硅片的源漏区进行离子注入，由于有漂移区表面的热氧化层作为源漏区的离子注入掩膜，因此注入的离子可以进入被漂移区包含的源漏区，而不会进入漂移区。可见，采用本专利技术，高压金属栅互补金属氧化物半导体制作过程中只需要进行一次源漏区光刻，就可以完成源漏区及漂移区的制作，与现有技术中需要进行两次光刻处理相比，本专利技术大大降低了制作成本。附图说明图I为现有技术中的PMOS源漏区制作示意图；图2为现有技术中的PMOS漂移区制作示意图；图3为现有技术中的NMOS源漏区制作示意图4为现有技术中的NMOS漂移区制作示意图；图5为现有技术中的光刻流程示意图；图6为本专利技术实施例提供的方法流程示意图；图7为本专利技术实施例中PMOS蚀刻后氧化层结构流程示意图；图8为本专利技术实施例中PMOS漂移区制 作示意图；图9为本专利技术实施例中PMOS源漏区制作示意图；图10为本专利技术实施例中PMOS示意图；图11为本专利技术实施例中NMOS制作前优化氧化层示意图；图12为本专利技术实施例中NMOS漂移区制作示意图；图13为本专利技术实施例中NMOS源漏区制作示意图；图14为本专利技术实施例提供的系统结构示意图。具体实施例方式为了降低高压金属栅互补金属氧化物半导体的制作成本，本专利技术实施例提供一种高压金属栅互补金属氧化物半导体的制作方法，本方法中，在完成P型阱工艺的硅片表面的热氧化层上形成淀积氧化层，然后对形成有淀积氧化层的硅片进行源漏区光刻处理及蚀刻处理，由于淀积氧化层和热氧化层的密度不同，因此淀积氧化层和热氧化层的蚀刻速率不同，从而可以使得蚀刻处理后硅片的漂移区表面留有热氧化层；再向蚀刻处理后的硅片注入漂移区离子，由于有淀积氧化层作为漂移区的离子注入掩膜，因此漂移区离子透过热氧化层进入漂移区，然后再向蚀刻处理后的硅片注入漂移区离子，由于有漂移区表面的热氧化层作为源漏区的离子注入掩膜，因此源漏区离子进入被漂移区包含的源漏区，而不会进入漂移区。参见图6，本专利技术实施例提供一种高压金属栅互补金属氧化物半导体的制作方法，包括以下步骤步骤60 :在硅片表面的热氧化层上形成淀积氧化层，硅片表面的热氧化层是对硅片完成P型阱工艺后形成的氧化层；步骤61 :对形成有淀积氧化层的硅片进行源漏区光刻处理；步骤62 ;对源漏区光刻处理后的硅片进行蚀刻处理，蚀刻处理后硅片的漂移区表面留有热氧化层；步骤63 :向蚀刻处理后的硅片的漂移区进行离子注入，以使该离子能够透过漂移区表面的热氧化层进入漂移区；步骤64 :向硅片的源漏区进行离子注入，以使该离子进入漂移区包含的源漏区，而不会进入漂移区。步骤60中，在硅片表面的热氧化层上形成淀积氧化层，其具体实现可以如下首先，将完成P型阱工艺的硅片放入低压化学汽相淀积设备；然后，向低压化学汽相淀积设备通入正硅酸乙酯，使正硅酸乙酯分解生成的二氧化硅淀积在硅片表面的热氧化层上。当然，在硅片表面的热氧化层上形成淀积氧化层的方法并不局限于上述所指方法，其他任何能够形成淀积氧化层的方法均在本专利技术保护范围内。形成的淀积氧化层的厚度可以按照如下方法确定通过查询离子射程表，得到注入漂移区离子时的注入能量及注入剂量对应的射程值，并按照该射程值确定淀积氧化层的厚本文档来自技高网...
【技术保护点】
一种高压金属栅互补金属氧化物半导体的制作方法，其特征在于，该方法包括：在硅片表面的热氧化层上形成淀积氧化层，硅片表面的热氧化层是对硅片完成P型阱工艺后形成的氧化层；对形成有淀积氧化层的硅片进行源漏区光刻处理；对源漏区光刻处理后的硅片进行蚀刻处理，蚀刻处理后硅片的漂移区表面留有热氧化层；向蚀刻处理后的硅片的漂移区进行离子注入；并向硅片的源漏区进行离子注入。
【技术特征摘要】
【专利技术属性】
技术研发人员：李如东，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。