用于集成电路装置的晶粒密封件制造方法及图纸

本发明专利技术涉及一种用于集成电路装置的晶粒密封件，揭示一种半导体装置，其具有新颖的减低应力结构用来力求排除或至少减少半导体晶粒不良的龟裂或破碎。在一范例中，该装置包含含有半导电衬底的晶粒，其中该晶粒包含切断面。该装置也包含定义一周界的第一晶粒密封件，以及至少一减低应力结构，它至少有一部分位在由该第一晶粒密封件所定义的周界与该切断面之间，其中该切断面暴露该减低应力结构的至少一部分。

【技术实现步骤摘要】

本揭示内容大体有关于精密半导体装置的制造，且更特别的是，有关用于集成电路装置的新颖晶粒密封件。
技术介绍
集成电路装置，例如微处理器、记忆体芯片、特殊应用集成电路等等，一般是用许多加工操作制造于半导电衬底或晶圆上，例如沉积、蚀刻、热处理，研磨等等，直到装置完成。单一集成电路装置的制作通常涉及数百万个半导体装置的形成，例如晶体管、电阻器、电容器及其类似者。制作加工也涉及在多个绝缘材料层中许多层次导线及插塞的形成使得电子信号能够传输进出集成电路装置。图IA为可形成于半导电衬底或晶圆上方的多个晶粒20的简图。晶粒20用通常 彼此垂直的切割道(scribe line)22分离。每个晶粒20包含集成电路装置24(只绘出中央的晶粒20)。取决于衬底的大小及正被制造的集成电路装置24的大小，在典型的12英吋直径晶圆上可形成50至3000个晶粒。最后，在形成集成电路装置24于晶粒20上之后，晶粒20将彼此分离，封装及出售。通常使用金刚石刀片沿着切割道22切割晶圆以得到单一晶粒20。不过，通常涉及使用金刚石刀片的锯切(saw cutting)可能导致晶粒20的龟裂及破碎,特别是晶粒的边角面积。雷射也已用来分离晶粒20，有时会结合习用的锯切。不过，雷射切割法还是有点问题，例如雷射没有完全移除金属从而导致额外的污染而对于集成电路装置24的效能有不利地影响。使用雷射也导致在切割道22附近热影响区(heat affected zone)或区域的形成，从而产生至少更多问题的可能性。最后，雷射切割系统的价格为金刚石刀片切割系统2至3倍以上。由于形成不同的材料层于晶圆上为形成集成电路装置24的加工的一部分，由晶粒锯断操作所致的应力可能造成该等材料层龟裂、破碎及/或剥离，特别是在晶粒20的边角区域(corner region) 20A,从而有可能减少集成电路装置24的寿命或效能。这在更先进的技术使用低k介电材料(k值小于3. 5)或超低k介电材料(k值小于3)于集成电路装置24以力求减少串扰(cross-talk)、互连电阻电容延迟(interconnect RC delay)、及耗电量时特别为真。此类低k及超低k材料一般而言更脆弱而且弹性模量小于更传统的介电材料，例如二氧化硅。一般而言，在封装操作期间更有可能出现龟裂及破碎，在此晶粒20会经受许多以不同温度执行的加工操作，例如，在覆晶回焊工艺期间、在底填固化期间等等。通常在晶粒20上形成一或更多晶粒密封件以力求减少与用锯切加工分离晶粒20有关的反效应。例如，图不于图IA的中央晶粒20包括不范的第一和第_■晶粒密封件26A、26B，其中第一晶粒密封件26A位在第二晶粒密封件26B内。在第一晶粒密封件26A内形成集成电路装置24。图IB图示图IA所示的第二晶粒密封件26B的剖视图。图IC图示图IA所示的第一和第二晶粒密封件26A、26B的剖视图。一般而言，图示于图IA至图IC的示范晶粒密封件26A、26B由形成于各层绝缘材料30 (彼等形成于示范半导电衬底28上方)的多条金属线32及多个金属插塞34构成。通常在形成第一和第二晶粒密封件26A、26B时，同时形成集成电路装置24的导线及插塞。尽管使用此类示范晶粒密封件，晶粒20仍会发生龟裂及破碎，特别是晶粒20的边角区域20A。本揭示内容是针对能够避免或至少降低一或更多上述问题的影响的各种方法及>J-U装直。
技术实现思路
为供基本理解本专利技术的一些方面，提出以下简化的总结。此总结并非本专利技术的穷举式总览。它不是想要确认本专利技术的关键或重要组件或者是描绘本专利技术的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细说明的前言。 本揭示内容大体针对一种用于集成电路装置的新颖晶粒密封件。在一范例中，该装置包括含有半导电衬底的晶粒，其中该晶粒包括一切断面。该装置还包含定义一周界的第一晶粒密封件，以及至少一减低应力结构，它至少有一部分位于由该第一晶粒密封件所定义的周界与该切断面之间，其中该切断面暴露该减低应力结构的至少一部分。在另一示范范例中，该装置包含含有多个晶粒的半导电衬底，其中相邻晶粒用数条切割道分离，且延伸越过位在一对相邻晶粒之间的一切割道的至少一减低应力结构。在此范例中，该对相邻晶粒中的每一者包括定义一周界的第一晶粒密封件，以及该至少一减低应力结构的部分位于该对相邻晶粒上的该等第一晶粒密封件之间。本文还揭示一种示范方法，其包括提供包括多个晶粒的半导电衬底，其中相邻晶粒用数条切割道分离，以及形成越过分离两个相邻晶粒的一切割道的至少一减低应力结构。在此示范方法中，该对相邻晶粒中的每一者具有定义一周界的第一晶粒密封件，以及该至少一减低应力结构经形成为该至少一减低应力结构有一部分位于在该对相邻晶粒上的该等第一晶粒密封件之间。附图说明参考以下结合附图的说明可了解本揭示内容，附图中类似的组件用类似的组件符号表不。图IA至图IC示意地图示有多个示范晶粒密封件的示范现有技术半导体装置；以及图2A至图2H图示描述于本文的新颖半导体装置的一示范实施例。尽管本专利技术容易做成各种修改及替代形式，但是于此仍以附图为例显示本专利技术的特定具体实施例且详述其中的细节。不过，应当了解本文所描述的特定具体实施例并非用以限制本专利技术所揭示的特定形式，反而是，本专利技术是要涵盖落入依照附上的权利要求所界定的本专利技术精神及范畴内的所有修改、等价及替代。具体实施例方式以下描述本专利技术的各种示范具体实施例。为了清楚说明，本专利说明书没有描述实际具体实作的所有特征。当然，应了解的，在开发任一此类的实际具体实施例时，必需做许多与具体实作有关的决策以达成开发人员的特定目标，例如遵循与系统相关及与商务有关的限制，这些都会随着每一个具体实作而有所不同。此外，应了解的，此类开发即复杂又花时间，决不是本领域一般技术人员在阅读本揭示内容后即可实作的例行工作。此时以参照附图来描述本专利技术。示意地图示于附图的各种结构、系统及装置仅供解释以及避免本领域技术人员所习知的细节混淆本专利技术。尽管如此，仍纳入附图用来描述及解释本揭示内容的示范实施例。应使用与相关领域技术人员所熟悉的意思一致的方式理解及解释用于本文的字汇及片语。本文没有特别定义的术语或片语(亦即，与本领域技术人员所理解的普通惯用意思不同定义)是想要用术语或片语的一致用法来暗示。在这个意义上，希望术语或片语具有特定的意思时(亦即，不同于本领域技术人员所理解的意思)，则会在本专利说明书中以直接明白地提供特定定义的方式清楚地陈述用于该术语或片语 的特定定义。本揭示内容提供可用来形成晶粒密封件于各种集成电路上的技术。本领域技术人员在完全阅读本申请案后会明白，本专利技术方法可应用于各式各样的技术，以及容易应用于各种装置，包括但不受限于逻辑装置、记忆体装置、微处理器等等。参考图2A至图2H，此时会更详细地描述其它的示范具体实施例，其中如有必要，也可参考图IA至图1C。如果相同的组件符号在图2A至图2H用来描述某一结构，先前所提供的说明也适用于图2A至图2H所示装置的描述。图2A图示用切割道22分离的多个晶粒20。晶粒20是形成于半导电衬底(未图示于图2A至图2H)上方。在一示范具体实施例中，该半导电衬底可为由块硅、埋藏绝缘层(常被称作“BOX”层)及主动层所构成的绝本文档来自技高网...

【技术保护点】
一种装置，包括：包括半导电衬底的晶粒，该晶粒包括切断面；定义一周界的第一晶粒密封件；以及至少一减低应力结构，它至少有一部分位于由该第一晶粒密封件所定义的该周界与该切断面之间，其中该切断面暴露该减低应力结构的至少一部分。

【技术特征摘要】
2011.05.13 US 13/107,2501.一种装置，包括 包括半导电衬底的晶粒，该晶粒包括切断面； 定义一周界的第一晶粒密封件；以及 至少一减低应力结构，它至少有一部分位于由该第一晶粒密封件所定义的该周界与该切断面之间，其中该切断面暴露该减低应力结构的至少一部分。2.根据权利要求I所述的装置，其中该装置还包括位于由该第一晶粒密封件所定义的该周界内的第二晶粒密封件，以及其中该第一晶粒密封件为一外晶粒密封件。3.根据权利要求I所述的装置，其中该至少一减低应力结构由位于多个绝缘材料层中的多条金属线及多个金属插塞构成。4.根据权利要求I所述的装置，其中该第一晶粒密封件与该至少一减低应力结构是各由位于多个绝缘材料层中的多条金属线及多个金属插塞构成，且其中该第一晶粒密封件与该至少一减低应力结构有相同的组态。5.根据权利要求I所述的装置，其中该第一晶粒密封件与该至少一减低应力结构是各由位于多个绝缘材料层中的多条金属线及多个金属插塞构成，且其中该第一晶粒密封件与该至少一减低应力结构有不同的组态。6.根据权利要求5所述的装置，其中构成该第一晶粒密封件的至少该等金属线的水平厚度与构成该至少一减低应力结构的至少该等金属线的水平厚度不同。7.根据权利要求6所述的装置，其中构成该第一晶粒密封件的至少该等金属线的该水平厚度小于构成该至少一减低应力结构的至少该等金属线的水平厚度。8.一种装置，包括 包括半导电衬底的晶粒，该晶粒包括切断面； 定义一周界的第一外晶粒密封件； 位于由该第一外晶粒密封件所定义的该周界内的第二内晶粒密封件；以及 至少一减低应力结构，它至少有一部分位于由该第一外晶粒密封件所定义的该周界与该切断面之间，其中该至少一减低应力结构由位于多个绝缘材料层中的多条金属线及多个金属插塞构成，且其中该切断面暴露该等金属线的至少一部分。9.根据权利要求8所述的装置，其中该第一外晶粒密封件也由该等多条金属线及该等多个金属插塞构成，且其中该第一外晶粒密封件与该至少一减低应力结构有相同的组态。10.根据权利要求8所述的装置，其中...

【专利技术属性】
技术研发人员：F·库切梅斯特，M·里尔，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：