改良的半导体芯片封装结构制造技术

一种改良的半导体封装结构，包括芯片、绝缘层和导线，所述的芯片设置与绝缘层的上表面，芯片与绝缘层之间设有黏着层；所述的绝缘层的两端下表面分别设有导电连接垫，所述的导电连接垫的两端面和下表面设有表面金属层，所述的导电连接垫的上表面两端设有导电焊垫，该导电焊垫由导线电连接芯片；且导电焊垫与芯片的上表面设有封装胶体用于包覆导线；所述的封装胶体的上端还设有黏着层与上盖基板连接，所述的上盖基板与芯片之间形成一密闭空间。由于采用上述结构，使得金属线路的焊线区域部分内缩于芯片的承载区下，大幅减少封装体面积，使其接近晶片芯片尺寸封装的面积，缩短芯片上电性节点至焊线垫的间距，实现晶片封装薄小化的目的。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及半导体
，尤其是一种可大幅减少封装体面积的改良的半导体封装结构。
技术介绍
由于目前各种高效能的电子产品不断出现，且产品向轻、薄、短、小的方向发展，因此，电子封装的技术也必须随之而改变。传统的采用金属导线架进行芯片安装和打线的封装工艺，具有价格低廉及散热良好的优点；多层压合板辅以其底部呈阵列式排列的锡球作为引脚，具有在相同尺寸面积下，引脚数可以变多，封装面积可以较为缩小的特点。但传统的以导线架与多层压合板为基材进行芯片安装，其整体的封装的体积仍然不能满足现代社会对电子零器件体积小和高密度越来越高的要求。
技术实现思路
为克服现有技术中存在的上述问题，本技术通过将金属线路的焊线区设置于芯片承载区下的设计，大幅减少封装体面积，使其接近晶片芯片尺寸封装的面积，以达到晶片封装薄小化的目的。为实现上述目的，本技术是通过以下技术手段来实现的一种改良的半导体封装结构，包括芯片、绝缘层和导线，所述的芯片设置与绝缘层的上表面，芯片与绝缘层之间设有黏着层；所述的绝缘层的两端下表面分别设有导电连接垫，所述的导电连接垫的两端面和下表面设有表面金属层，所述的导电连接垫的上表面两端设有导电焊垫，该导电焊垫由导线电连接芯片；且导电焊垫与芯片的上表面设有封装胶体用于包覆导线；所述的封装胶体的上端还设有黏着层与上盖基板连接，所述的上盖基板与芯片之间形成一密闭空间。与传统技术相比，本技术的有益效果是由于采用上述结构，使得金属线路的焊线区域部分内缩于芯片的承载区下，大幅减少封装体面积，使其接近晶片芯片尺寸封装的面积，缩短芯片上电性节点至焊线垫的间距，实现晶片封装薄小化的目的。附图说明附图I为本技术改良的半导体芯片封装结构的示意图。图中各标号分别是(I)芯片，⑵绝缘层，⑶黏着层，⑷(5)导电连接垫，(6)(7)表面金属层，(8) (9)导电焊垫，(10) (11)导线，(12)封装胶体，(13) (14)黏着层，(15)上盖基板。具体实施方式以下结合附图对本技术作进一步的详细说明参看图1，本技术一种改良的半导体封装结构，包括芯片I、绝缘层2和导线10、11，所述的芯片I设置与绝缘层2的上表面，芯片I与绝缘层2之间设有黏着层3 ;所述的绝缘层2的两端下表面分别设有导电连接垫4、5，所述的导电连接垫4、5的两端面和下表面设有表面金属层6、7，所述的导电连接垫4、5的上表面两端设有导电焊垫8、9，该导电焊垫8、9由导线10、11电连接芯片I ;且导电焊垫8、9与芯片I的上表面设有封装胶体12用于包覆导线10、11 ;所述的封装胶体11的上端还设有黏着层13、14与上盖基板15连接，所述的上盖基板15与芯片I之间形成一密闭空间。 本技术所例举的实施例并非对自己的限定，凡是未脱离本技术技术方案的内容，依据本技术的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本技术的技术方案范围内。权利要求1. 一种改良的半导体封装结构，包括芯片、绝缘层和导线，其特征是所述的芯片设置与绝缘层的上表面，芯片与绝缘层之间设有黏着层；所述的绝缘层的两端下表面分别设有导电连接垫，所述的导电连接垫的两端面和下表面设有表面金属层，所述的导电连接垫的上表面两端设有导电焊垫，该导电焊垫由导线电连接芯片；且导电焊垫与芯片的上表面设 有封装胶体用于包覆导线；所述的封装胶体的上端还设有黏着层与上盖基板连接，所述的上盖基板与芯片之间形成一密闭空间。专利摘要一种改良的半导体封装结构，包括芯片、绝缘层和导线，所述的芯片设置与绝缘层的上表面，芯片与绝缘层之间设有黏着层；所述的绝缘层的两端下表面分别设有导电连接垫，所述的导电连接垫的两端面和下表面设有表面金属层，所述的导电连接垫的上表面两端设有导电焊垫，该导电焊垫由导线电连接芯片；且导电焊垫与芯片的上表面设有封装胶体用于包覆导线；所述的封装胶体的上端还设有黏着层与上盖基板连接，所述的上盖基板与芯片之间形成一密闭空间。由于采用上述结构，使得金属线路的焊线区域部分内缩于芯片的承载区下，大幅减少封装体面积，使其接近晶片芯片尺寸封装的面积，缩短芯片上电性节点至焊线垫的间距，实现晶片封装薄小化的目的。文档编号H01L23/498GK202513148SQ201220112678公开日2012年10月31日 申请日期2012年3月15日 优先权日2012年3月15日专利技术者祁丽芬 申请人:祁丽芬本文档来自技高网...

【技术保护点】
一种改良的半导体封装结构，包括芯片、绝缘层和导线，其特征是：所述的芯片设置与绝缘层的上表面，芯片与绝缘层之间设有黏着层；所述的绝缘层的两端下表面分别设有导电连接垫，所述的导电连接垫的两端面和下表面设有表面金属层，所述的导电连接垫的上表面两端设有导电焊垫，该导电焊垫由导线电连接芯片；且导电焊垫与芯片的上表面设有封装胶体用于包覆导线；所述的封装胶体的上端还设有黏着层与上盖基板连接，所述的上盖基板与芯片之间形成一密闭空间。

【技术特征摘要】

【专利技术属性】
技术研发人员：祁丽芬，
申请(专利权)人：祁丽芬，
类型：实用新型
国别省市：