用于填充互连结构的方法及设备技术

本申请案涉及用于填充互连结构的方法及设备。本发明专利技术提供用于沉积铜及其它金属的方法、设备及系统。在一些实施方案中，将晶片衬底提供到设备。所述晶片衬底具有带有若干场区域及一特征的表面。将铜层镀敷到所述晶片衬底的所述表面上。将所述铜层退火以使铜从所述晶片衬底的若干区域重新分布到所述特征。所揭示的方法、设备及系统的实施方案允许对晶片衬底中的特征的无空隙自底向上填充。

【技术实现步骤摘要】

本专利技术涉及半导体处理技术，特定来说，涉及一种用于填充互连结构的方法及设备。
技术介绍
可使用镶嵌处理(半导体处理技术)在集成电路上形成互连。镶嵌处理涉及在形成于电介质层中的沟槽与导通孔中形成嵌入金属线。在典型的镶嵌工艺中，在半导体晶片衬底的电介质层中蚀刻沟槽与导通孔的图案。接着，通过(举例来说)物理气相沉积(PVD)工艺将例如钽(Ta)、氮化钽(TaN)或TaN/Ta双层的势垒层沉积到晶片表面上。接着，通常使用电镀工艺用铜填充所述沟槽与导通孔。由于电镀通常需要在导电层上发生，因此可首先借助化学气相沉积(CVD)或PVD工艺在势垒层上沉积铜籽晶层。接着，可将铜电镀到所述铜籽晶层上
技术实现思路
本专利技术提供用于镀敷铜及其它金属的方法、设备及系统。根据各种实施方案，所述方法涉及将铜层镀敷到晶片衬底上。可将所述铜层退火，此可使铜从晶片衬底的若干区域重新分布到晶片衬底中的若干特征。在一些情况下，镀敷及后续退火充当多循环沉积工艺的一个循环。因此，所述沉积工艺可涉及连续执行的两个或两个以上镀敷/退火循环。在一些实施方案中，一种方法包含将晶片衬底提供到设备。所述晶片衬底包含具有若干场区域及一特征的表面。将铜层镀敷到所述晶片衬底的所述表面上。接着将所述铜层退火，其中所述退火使铜从所述晶片衬底的若干区域重新分布到所述特征。在一些实施方案中，所述晶片的所述表面进一步包含所述场区域及所述特征上方的衬里层。在一些实施方案中，可在镀敷所述铜层之前在还原气氛中将所述衬里层退火。可从由钌(Ru)、钴(Co)、钨(W)、锇(Os)、钼(Pt)、钯(Pd)、金(Au)及铑(Rh)组成的群组中选择所述衬里层。在一些实施方案中，一种方法包含将晶片衬底提供到设备。所述晶片衬底包含覆盖有衬里层的表面，所述表面包含若干场区域及一特征。借助电镀工艺将铜层镀敷到所述晶片衬底的所述表面上。接着将所述铜层退火，其中所述退火使铜从所述晶片衬底的若干区域重新分布到所述特征。可在还原气氛中于约150°C到400°C的温度下执行所述退火达约30秒到180秒的持续时间。在一些实施方案中，一种设备包含镀敷室、晶片衬底保持器、元件及控制器。所述镀敷室经配置以保持电解液。所述晶片衬底保持器经配置以将晶片衬底保持于所述镀敷室中。所述晶片衬底包含具有若干边缘区域、若干场区域及一特征的表面。所述元件包含离子电阻主体，所述主体中具有若干穿孔使得所述穿孔不在所述主体内形成连通通道。所述穿孔允许经由所述元件输送所述电解液。所述元件经定位以具有面向所述晶片衬底的所述表面的表面，其中当所述晶片衬底由所述晶片衬底保持器保持时，所述元件的所述表面位于距所述晶片衬底的所述表面约10毫米内。所述离子电阻主体中的大致所有所述穿孔在所述元件的面向所述晶片衬底的所述表面的所述表面上的开口具有不大于约5毫米的主尺寸。所述元件的孔隙率为约1%到3%。所述控制器包含用于进行一工艺的指令。所述工艺包含使用所述镀敷室将铜层镀敷到所述晶片衬底的所述表面上；及将所述铜层退火。将所述铜层退火使铜从所述晶片衬底的若干区域重新分布到所述特征。 在一些实施方案中，一种非暂时计算机机器可读媒体包含用于控制设备的程序指令。所述程序指令包含用于包含以下各项的操作的代码将晶片衬底输送到与所述设备相关联的模块；将铜层镀敷到所述晶片衬底的所述表面上；及将所述铜层退火。所述晶片衬底包含具有若干场区域及一特征的表面。将所述铜层退火使铜从所述晶片衬底的若干区域重新分布到所述特征。在附图及下文描述中阐述本说明书中所描述的标的物的实施方案的这些及其它方面。附图说明图I展示图解说明用于镀敷铜的工艺的流程图的实例。图2A及2B展示镀敷铜的方法中的阶段的横截面示意性图解说明的实例。图3展示图解说明用于镀敷铜的工艺的流程图的实例。图4A到4G展示电填充系统的示意图的实例。图5展示电镀设备的横截面示意图的实例。图6A及6B展示一维电阻元件的视图的实例。具体实施例方式引言在以下详细描述中，阐述众多特定实施方案以便提供对本专利技术的透彻理解。然而，如所属领域的技术人员将明了，可在无这些特定细节的情况下或通过使用替代元件或工艺来实践本专利技术。在其它实例中，未详细描述众所周知的工艺、程序及组件以便不会不必要地使本专利技术的方面模糊。在本申请案中，术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”及“经部分制作的集成电路”可互换地使用。所属领域的技术人员将理解，术语“经部分制作的集成电路”可指代在其上制作集成电路的许多阶段中的任一者期间的硅晶片。可对其执行所揭示的操作的工件可具有各种形状、大小及材料。除半导体晶片以外，可利用本专利技术的其它工件还包含例如印刷电路板等各种物件。用于金属化集成电路的当前技术包含经由物理气相沉积(PVD)工艺沉积势垒层及衬里层、用经由PVD工艺沉积的铜(Cu)给所述衬里层播种并接着使用提供无空隙自底向上填充的工艺电镀铜。然而，电镀技术不容易扩展到低于约18纳米的特征大小。在这些尺寸下，小特征的开口可由于势垒层及衬里层的涂覆而(举例来说)在电镀工艺之前降低到约2纳米到4纳米。此使得所述特征成为非常高纵横比的特征，其可能不允许借助一些电镀工艺进行无空隙的自底向上填充。本文中所揭示的实施方案可通过依序镀敷铜层并使铜重新分布以填充非常小的特征来克服填充所述特征的困难。此些特征的大小可低于约100纳米且其具有高纵横比。本文中揭示用以填充可涂覆有势垒/衬里层的小集成电路特征的方法及设备的实施方案。在一些实施方案中，工艺操作可用铜完全填充所述特征。此外，一些所揭示的实施方案不使用借助物理气相沉积(PVD)工艺沉积的铜籽晶层。在一些实施方案中，将铜层直接镀敷到晶片衬底的衬里层上。举例来说，所述衬里层可为钌层或其它适合导电势垒金属层。那么可接着将经镀敷铜层退火。在一些实施方案 中，所述退火可在还原气氛(例如形成气体)中于约150°C到400°C下进行约30秒到180秒。所述退火可使铜层中的铜重新分布到小特征中。所述退火还可使所述铜层及衬里层的任何随后暴露的区域维持于还原状态中。可重复铜镀敷及退火工艺约2次到8次，以便逐渐且无空隙地填充小特征，例如宽度或直径为从约8纳米到100纳米的特征。在一些实施方案中，每一经镀敷铜层的厚度可为约2纳米到20纳米，此取决于特征大小及纵横比。可接着使用常规电镀工艺镀敷晶片衬底以在化学机械平面化(CMP)之前填充较大特征。在一些实施方案中，在电镀设备中使用电阻元件来辅助减轻或消除在镀敷铜层时的“末端效应”。末端效应可增加具有大于约I欧姆/平方的薄层电阻的晶片表面的晶片边缘附近的镀敷厚度，此为不合意的。在一些实施方案中，电阻元件包含紧密接近晶片的若干个经隔离及未连接通孔，借此支配电镀设备的总体电阻。方法图I展示图解说明用于镀敷铜的工艺的流程图的实例。在方法100的框102处，提供晶片衬底。所述晶片衬底可包含一特征及若干场区域。所述特征可具有变化的宽度或直径以及纵横比。特征的纵横比为所述特征的垂直侧壁的高度与所述特征的宽度的比率。举例来说，特征的宽度或直径可为约100纳米、约90纳米、约60纳米、约30纳米、约18纳米、约15纳米、约12纳米、约8纳米、小于约100纳米或小于约18纳米。对于具有较大宽度的特征，用于沉积铜的其本文档来自技高网...

【技术保护点】
一种方法，其包括：(a)将晶片衬底提供到设备，所述晶片衬底包含具有若干场区域及一特征的表面；(b)将铜层镀敷到所述晶片衬底的所述表面上；及(c)将所述铜层退火，其中所述退火使铜从所述晶片衬底的若干区域重新分布到所述特征。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：乔纳森·D·里德，朱焕丰，
申请(专利权)人：诺发系统有限公司，
类型：发明
国别省市：