金属重分布层的制造方法技术

一种金属重分布层的制造方法，包括：提供具有介电层形成于其上的半导体结构；在介电层内的第一区与第二区内分别形成第一开口与第二开口；在第一区内由第一开口所露出的介电层内形成多个第三开口，以及在第二区内由第二开口所露出的介电层内形成多个第四开口；在介电层之上以及在第一开口、第二开口、多个第三开口与多个第四开口内形成金属材料，其中覆盖多个第三开口与多个第四开口的金属材料内形成有多个凹口；以及采用形成于覆盖多个第四开口的金属材料内的多个凹口做为对准标记来图案化第一区内的金属材料，进而形成位于第一区内的介电层之上以及位于第一开口与多个第三开口内的金属重分布层。

【技术实现步骤摘要】

本专利技术涉及半导体制作，且特别涉及一种金属重分布层(metal redistributionlayer)的制造方法。
技术介绍
集成电路形成在具有导电接垫形成在其周围(periphereies)的娃基板的表面上。一般来说，焊线(wire bonds)附着于导电接垫(conductive pads),且焊线形成了导电接垫与封装基板上的接垫(pads)间的电性连结关系。由于集成电路的电子电路的复杂度的增加，通往集成电路的输出与输入导电连结物的数量因而增加。而由于输入与输出导电连结物的数量的增加，需更为紧密地设置输入与输出(input and output)导电接垫。因此，介于作为至集成电路的输入与输出导电连结物的导电接垫的间距已随着电路复杂度的增加而减少。因此，在硅基板表面的内部而非在其周围设置导电接垫使得导电接垫可实体地间隔更远。然而，在众多集成电路设计中，导电接垫设置在硅基板的周围。使导电接垫可位于硅基板表面的内侧的更换集成电路设计制程的花费可能非常昂贵。因此，重新设计集成电路以使得导电接垫位于硅基板内侧表面上将极为昂贵。因此，需要适用于集成电路上的一种，以用于内部连结位于内部的导电接垫与位于周边的外部导电接垫。
技术实现思路
有鉴于此，本专利技术提供了一种。依据一实施例，本专利技术提供了一种，包括提供具有介电层形成于其上的半导体结构；在该介电层内的第一区与第二区内分别形成第一开口与第二开口，其中该第二区位于该第一区的外侧；在该第一区内由该第一开口所露出的该介电层内形成多个第三开口，以及在该第二区内由该第二开口所露出的该介电层内形成多个第四开口 ；在该介电层之上以及在该第一开口、该第二开口、该多个第三开口与该多个第四开口之内形成金属材料，其中该金属材料填满该多个第三开口与该多个第四开口，并大体地填入该第一开口与该第二开口内，而覆盖该多个第三开口与该多个第四开口的该金属材料内形成有多个凹口 ；以及采用形成于覆盖该多个第四开口的该金属材料内的该多个凹口做为对准标记来图案化该第一区内的该金属材料，进而形成位于该第一区内的该介电层之上以及位于该第一开口与该多个第三开口内的金属重分布层。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明。附图说明图1-5为一系列示意图，显示了依据本专利技术的一实施例的一种；以及图6-11为一系列示意图，显示了依据本专利技术的另一实施例的一种。主要组件符号说明100 半导体结构；102、104 介电层；106 蚀刻停止层；108 导电内连物；110 介电层；112 开口； 114 金属材料；114a 重分布层；114b 导电接垫；114c 未经过图案化的金属材料；130 图案化的罩幕层；132、134 开口；136、138 开口；140 图案化的罩幕层； 142、144 开口；146、148 开口；150 金属材料；150a 金属材料；150b 导电接垫；150c 未经图案化的金属材料； 152 凹口；A、B、C 区立或；Hl 开口 112的深度；H2 开口 146与148的深度；Wl 开口 112的宽度；W2 开口 146的宽度； W3 开口 148的宽度。具体实施例方式图1-5为一系列示意图，显示了依据本专利技术的一实施例的一种金属重分布层(metal redistribution layer)的制造方法。图1-3与图5为剖面示意图，而图4为俯视图。在此，本实施例为专利技术人所知的方法且该实施例用作比较，借以解说专利技术人所发现的问题，其并非用以限制本专利技术的范围。请参照图I，首先提供一半导体结构100。此半导体结构100包括半导体基板(图中未示出)以及大体形成于其上的多个介电层102与104以及蚀刻停止层106。在此，半导体结构100定义有三个独立区域A、B与C。半导体结构100的区域A例如为具有主动组件或被动组件或其它导电构件(图中均未示出)形成于其内的内部的数组区(array region)。而半导体结构100的区域B例如为邻近区域A的外部的周围区(periphery region)。而半导体结构100的区域C例如为邻近区域B的更外部的切割道区(scribe line region),以用于晶粒切割(die sawing)之用。因此，在区域A内形成有穿透蚀刻停止层106与介电层104—部分的导电内连物108，而导电内连物108的顶表面为露出的。导电内连物108可电性连结于半导体结构100的区域A内，如主动组件和/或被动组件(图中未示出)，以及其它构件(图中未示出)。接着，在半导体结构100上平坦地形成介电层110，以覆盖导电内连物108以及区域A、B与C内的蚀刻停止层106。介电层110可包括如氧化硅的材料，且具有介于约7000-17000埃的厚度。介电层110的氧化硅可通过如电浆加强型化学气相沉积(PECVD)方式的方法而形成。请参照图2，接着通过已知微 影与蚀刻制程(图中均未示出)图案化位于区域A与C内的介电层110，以在区域A与C内的介电层110内分别形成多个开口 112。位于区域A内的这些开口穿透了覆盖在导电内连物108上的介电层110，因而分别露出其下方的导电内连物108的一部份。位于区域C内的开口 112则穿透了覆盖了蚀刻停止层106的介电层110，进而分别露出了其下方的蚀刻停止层106的一部份。如图2所示，位于区域A与C内的这些开口 112具有与介电层110厚度的深度Hl相同的、约为4000-17000埃的宽度Wl，因而具有约为0. 7-2的深宽比(aspect ratio, H1/W1)。请参照图3，接着在介电层110上平坦地沉积金属材料114并填入这些开口 112内。基于电性连结的目的，此金属材料114全部地填满这些开口 112以实体地接触下方的导电内连物108，在这些开口 112内并不会形成有孔洞(voids)或裂缝(seams)。在一实施例中，金属材料114可为如铝铜(AlCu)的含铝材料，且其可通过例如溅镀的制程所形成。由于这些开口 112的深宽比相对为高的，因而使得形成金属材料114的含铝材料的溅镀制程的温度与功率需提升至约420-480°C与约9000-15000W，从而完全地填满开口 112而不会在其内形成孔洞与缝隙。因此，金属材料114的含铝材料可在溅镀制程中为可流动的并完全地填满开口 112，因而不会在其内形成孔洞或缝隙。然而，如图3所示，通过前述的溅镀制程在区域A与C内的开口 112上处所形成的金属材料114在其形成后具有平坦顶面。而实际上，由于形成于区域C内的开口 112上的金属材料114在图案化金属材料114时用作对准标记(alignment mark),因此并不希望在开口 112上的金属材料114具有这样的平坦顶面。图4为示意的俯视图，显示了如图3中接近区域C 一部份的多个开口 112。在一实施例中，在位于区域C内的介电层110内的这些开口 112按照平行且相隔离的线图案而形成，而金属材料114接着形成在介电层110之上(参照图3)并通过前述方法填满这些开口112，因而使得位于开口 112上的顶表面为平坦的。此平坦顶表面为不期望的，而较佳地的希望在这些开口 112上形成凹陷顶表面，以做为用于金属材料11本文档来自技高网...

【技术保护点】
一种金属重分布层的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构上形成有介电层；在所述介电层内的第一区与第二区内分别形成第一开口与第二开口，其中所述第二区位于所述第一区的外侧；在所述第一区内由所述第一开口所露出的所述介电层内形成多个第三开口，以及在所述第二区内由所述第二开口所露出的所述介电层内形成多个第四开口；在所述介电层之上以及在所述第一开口、所述第二开口、所述多个第三开口与所述多个第四开口之内形成金属材料，其中所述金属材料填满所述多个第三开口与所述多个第四开口，并大体地填入所述第一开口与所述第二开口内，而覆盖所述多个第三开口与所述多个第四开口的所述金属材料内形成有多个凹口；以及将形成于覆盖所述多个第四开口的所述金属材料内的所述多个凹口用作对准标记来图案化所述第一区内的所述金属材料，进而形成位于所述第一区内的所述介电层之上以及位于所述第一开口与所述多个第三开口内的金属重分布层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄沛霖，黄浚彦，林原园，邱钰珊，曾一民，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：