【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及使用半导体的存储器件。
技术介绍
有许多种使用半导体的存储器件。例如，能够给出动态随机存取存储器(DRAM)、 静态随机存取存储器(SRAM)、电可擦除可编程只读存储器(EEPR0M)、闪存(flash memory)坐寸ο在DRAM中，通过将电荷保持于设置于存储单元中的电容器内来存储数据。但是， 即使在用于开关的晶体管处于关断状态时，在源极与漏极之间也会产生少量的泄漏电流； 因而，数据在相对短的时间(最长为几十秒)内就会丢失。因此，数据需要按一定的周期(通常为几十毫秒)来重写(刷新)。 在SRAM中，通过利用触发器电路的双稳态来保持数据。尽管CMOS反相器通常使用于SRAM的触发器电路中，但是由于在一个存储单元中使用六个晶体管，因而SRAM的集成度低于DRAM的集成度。另外，在没有供电时，数据丢失。另一方面，在EEPROM或闪存内，所谓的浮置栅极被设置于沟道与栅极之间，并且电荷被存储于浮置栅极中，由此保持数据。存储于浮置栅极中的电荷即使在对晶体管的供电停止之后也得以保持，这就是为何这些存储器被称为非易失性存储器的原因。例如，专利文献I能够涉及闪存...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.01.22 JP 2010-0124171.一种半导体存储器件，包括 第一线路； 第二线路； 第三线路； 第四线路； 第五线路；以及 存储单元,所述存储单元包括 第一晶体管； 第二晶体管；以及 电容器， 其中所述第一晶体管的源极和漏极中的一个与所述第二晶体管的栅极以及所述电容器的一个电极电连接， 其中所述第一晶体管的栅极与所述第一线路电连接， 其中所述第一晶体管的源极和漏极中的另一个与所述第五线路电连接， 其中所述第二晶体管的源极和漏极中的一个与所述第三线路电连接， 其中所述第二晶体管的源极和漏极中的另一个与所述第四线路电连接， 其中所述电容器的另一个电极与所述第二线路电连接， 其中所述第一晶体管包括包含氧化物半导体的半导体层，并且 其中所述电容器的面积小于所述第二晶体管的沟道区的面积的2倍。2.根据权利要求I所述的半导体存储器件，其中所述第二线路的宽度大于或等于所述第一晶体管的沟道宽度的0. 5倍且小于或等于所述第一晶体管的沟道宽度的I. 5倍。3.根据权利要求I所述的半导体存储器件，其中在处于关断状态下的所述第一晶体管的源极和漏极之间的泄漏电流在25° C的温度下为1X10_2°A或更小。4.根据权利要求I所述的半导体存储器件，其中所述氧化物半导体的载流子浓度小于I X IO14Cm 3O5.一种半导体存储器件，包括 第一线路； 第二线路； 第三线路； 第四线路；以及 存储单元,所述存储单元包括 第一晶体管； 第二晶体管；以及 电容器， 其中所述第一晶体管的源极和漏极中的一个与所述第二晶体管的栅极以及所述电容器的一个电极电连接， 其中所述第一晶体管的栅极与所述第一线路电连接， 其中所述第一晶体管的源极和漏极中的另一个与所述第三线路电连接， 其中所述第二晶体管的源极和漏极中的一个与所述第三线路电连接，其中所述第二晶体管的源极和漏极中的另一个与所述第四线路电连接， 其中所述电容器的另一个电极与所述第二线路电连接， 其中所述第一晶体管包括包含氧化物半导体的半导体层，并且 其中所述电容器的面积小于所述第二晶体管的沟道区的面积的2倍。6.根据权利要求5所述的半导体存储器件，其中所述第二线路的宽度大于或等于所述第一晶体管的沟道宽度的0. 5倍且小于或等于所述第一晶体管的沟道宽度的I. 5倍。7.根据权利要求5所述的半导体存储器件，其中在处于关断状态下的所述第一晶体管的源极和漏极之间的泄漏电流在25° C的温度下为1X10_2°A或更小。8.根据权利要求5所述的半导体存储器件，其中所述氧化物半导体的载流子浓度小于I X IO14Cm 3O9.一种半导体存储器件，包括 第一线路； 第二线路； 第三线路； 第四线路； 第五线路； 第六线路； 第一存储单兀，包括第一晶体管、第二晶体管和第一电容器；以及 第二存储单元，包括第三晶体管、第四晶体管和第二电容器， 其中所述第一晶体管的源极和漏极中的一个与所述第二晶体管的栅极以及所述第一电容器的一个电极电连接， 其中所述第一晶体管的栅极与所述第一线路电连接， 其中所述第一晶体管的源极和漏极中的另一个与所述第五线路电连接， 其中所述第二晶体管的源极和漏极中的一个与所述第三线路电连接， 其中所述第二晶体管的源极和漏极中的另一个与所述第四线路电连接， 其中所述第一电容器的另一个电极与所述第二线路电连接， 其中所述第一晶体管包括包含氧化物半导体的第一半导体层， 其中所述第一电容器的面积小于所述第二晶体管的沟道区的面积的2倍， 其中所述第三晶体管的源极和漏极中的一个与所述第四晶体管的栅极以及所述第二电容器的一个电极电连接， 其中所述第三晶体管的栅极与所述第一线路电连接， 其中所述第三晶体管的源极和漏极中的另一个与所述第六线路电连接， 其中所述第四晶体管的源极和漏极中的一个与所述第三线路电连接， 其中所述第二电容器的另一个电极与所述第二线路电连接， 其中所述第三晶体管包括包含所述氧化物半导体的第二半导体层， 其中所述第二电容器的面积小于所述第四晶体管的沟道区的面积的2倍。10.根据权利要求9所述的半导体存储器件， 其中所述第二线路的宽度大于或等于所述第一晶体管和所述第三晶体管的沟道宽度的0. 5倍且小于或等于所述第一晶体管和所述第三晶体管的沟道宽度的I. 5倍。11.根据权利要求9所述的半导体存储器件， 其中在所述第一晶体管的源极和漏极之间的泄漏电流在25° C的温度下为1X10_2°A或更小，并且 其中在所述第三晶体管的源极和漏极之间的泄漏电流在25° C的温度下为1X10_2°A或更小。12.根据权利要求9所述的半导体存储器件，其中所述第一晶体管和所述第三晶体管的氧化物半导体的载流子浓度均小于I X 1014cnT3。13.一种半导体存储器件的驱动方法，所述半导体存储器件包括 第一线路； 第二线路；以及 存储单元，所述存储单元包括第一晶体管、第二晶体管和电容器，其中所述第一晶体管包括包含氧化物半导体的半导体层，其中所述第一晶体管的源极和漏极中的一个与所述第一线路电连接，其中所述第一晶体管的源极和漏极中的另一个与所述电容器及所述第二晶体管的栅极电连接，其中所述第二晶体管的源极和漏极中的一个与所述第一线路电连接，并且其中所述第二晶体管的源极和漏极中的另一个与所述第二线路电连接， 所述驱动方法包括以下步骤 使所述第一晶体管导通； 通过所述第一线路和所述第一晶体管向所述第二晶体管的栅极和所述电容器供应第一电位； 向所述第二线路供应第二电位；并且 通过使所述第一晶体管关断来保持在所述第二晶体管的栅极和所述电容器中的所述第一电位， 其中供应所述第一电位的步骤与供应所述第二电位的步骤同时执行，并且 其中所述第一电位的电平与所述第二电位的电平相同。14.根...
【专利技术属性】
技术研发人员：山崎舜平，竹村保彦，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。