半导体装置制造方法及图纸

本发明专利技术的实施方式提供一种半导体装置，其具备：第一导电型的漏极层；从上述第一导电型的漏极层的表面直到内部地设置为沟槽状的第一导电型的漂移区域；从上述漂移区域的表面直到内部地设置为沟槽状的第二导电型的衬底区域；从上述衬底区域的表面直到内部地设置为沟槽状的第一导电型的源极区域；沿与上述漏极层的背面大致平行的方向、在从上述源极区域的一部分贯穿与上述源极区域的上述一部分邻接的衬底区域而到达上述漂移区域的一部分的第一沟槽内，隔着栅极绝缘膜而设置的栅极电极；在从上述漏极层的表面直到内部地设置的至少一个第二沟槽内，隔着第一绝缘膜而设置的第一电阻体层；与上述漏极层连接的漏极电极；以及与上述源极区域及上述衬底区域连接的源极电极。上述第一电阻体层与上述源极电极电连接。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置。
技术介绍
功率MOSFET (Metal Oxide Semiconductor Field Effect Transistor,金属氧化物半导体场效应晶体管)除了用于大电流、高耐压的开关电源市场以外，在以笔记本式个人计算机为首的移动通信设备等节省能源用开关市场也使用。由于功率MOSFET使用于功率管理电路、锂离子电池的安全电路等，因此推进了低电压驱动化、低导通电阻化。为了降低导通电阻，有不仅在半导体基板的主面而且在半导体基板的垂直方向形成沟道区域的三维型M0SFET。在三维型MOSFET中，在与半导体基板的主面大致垂直的方向上分別延伸设置源极区域、衬底(base)区域、漏极区域，另外，设置沟槽型的栅极电扱。只要是这样的构造，沟道区域就在与半导体基板的主面大致平行的方向上形成，并且沟道区域也在与半导体基板的主面大致垂直的方向形成。因此，在三维型MOSFET中，沟道密度大幅提高，实现低导通电阻化。但是，使MOSFET高速开关时，源极电极和漏极电极之间的电压(Vds)有可能反复过冲(overshoot)和下冲(undershoot)而产生振动的Vds的本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.25 JP 2011-0679071.一种半导体装置，其特征在于，具备 第一导电型的漏极层； 从所述第一导电型的漏极层的表面直到内部地设置为沟槽状的第一导电型的漂移区域； 从所述漂移区域的表面直到内部地设置为沟槽状的第二导电型的衬底区域； 从所述衬底区域的表面直到内部地设置为沟槽状的第一导电型的源极区域； 沿与所述漏极层的背面大致平行的方向，在从所述源极区域的一部分贯穿与所述源极区域的所述一部分邻接的衬底区域而到达所述漂移区域的一部分的第一沟槽内，隔着栅极绝缘膜而设置的栅极电极； 在从所述漏极层的表面直到内部设置的至少一个第二沟槽内，隔着第一绝缘膜而设置的第一电阻体层； 与所述漏极层连接的漏极电极；以及 与所述源极区域及所述衬底区域连接的源极电极； 所述第一电阻体层与所述源极电极电连接。2.如权利要求I所述的半导体装置，其特征在于， 所述第一电阻体层的材质为含有杂质的多晶娃。3.如权利要求I所述的半导体装置，其特征在于， 所述第一绝缘膜具有至少一个层，所述层的材质为氧化硅、氮化硅、氧化铝、氧化铪、氧化铪铝、氧化钇及氧化铪钇中的任一种。4.如权利要求I所述的半导体装置，其特征在于， 还具备在从所述漂移区域的表面直到内部地设置的至少一个第三沟槽内隔着第二绝缘膜的第二电阻体层。5.如权利要求4所述的半导体装置，其特征在于， 所述第二电阻体层的材质为含有杂质的多晶硅。6.如权利要求4所述的半导体装置，其特征在于， 所述第二绝缘膜具有至少一个层， 所述层的材质为氧化硅、氮化硅、氧化铝、氧化铪、氧化铪铝、氧化钇及氧化铪钇中的任一种。7.如权利要求I所述的半导体装置，其特征在于， 所述第一电阻体层的下端和所述栅极电极的下端距离所述漏极层的所述背面为相同高度。8.如权利要求I所述的半导体装置...

【专利技术属性】
技术研发人员：川口雄介，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：