本发明专利技术的实施方式提供一种半导体装置，其具备：第一导电型的漏极层；从上述第一导电型的漏极层的表面直到内部地设置为沟槽状的第一导电型的漂移区域；从上述漂移区域的表面直到内部地设置为沟槽状的第二导电型的衬底区域；从上述衬底区域的表面直到内部地设置为沟槽状的第一导电型的源极区域；沿与上述漏极层的背面大致平行的方向、在从上述源极区域的一部分贯穿与上述源极区域的上述一部分邻接的衬底区域而到达上述漂移区域的一部分的第一沟槽内，隔着栅极绝缘膜而设置的栅极电极；在从上述漏极层的表面直到内部地设置的至少一个第二沟槽内，隔着第一绝缘膜而设置的第一电阻体层；与上述漏极层连接的漏极电极；以及与上述源极区域及上述衬底区域连接的源极电极。上述第一电阻体层与上述源极电极电连接。
【技术实现步骤摘要】
本专利技术涉及一种半导体装置。
技术介绍
功率MOSFET (Metal Oxide Semiconductor Field Effect Transistor,金属氧化物半导体场效应晶体管)除了用于大电流、高耐压的开关电源市场以外，在以笔记本式个人计算机为首的移动通信设备等节省能源用开关市场也使用。由于功率MOSFET使用于功率管理电路、锂离子电池的安全电路等，因此推进了低电压驱动化、低导通电阻化。为了降低导通电阻，有不仅在半导体基板的主面而且在半导体基板的垂直方向形成沟道区域的三维型M0SFET。在三维型MOSFET中，在与半导体基板的主面大致垂直的方向上分別延伸设置源极区域、衬底(base)区域、漏极区域，另外，设置沟槽型的栅极电扱。只要是这样的构造，沟道区域就在与半导体基板的主面大致平行的方向上形成，并且沟道区域也在与半导体基板的主面大致垂直的方向形成。因此，在三维型MOSFET中，沟道密度大幅提高，实现低导通电阻化。但是，使MOSFET高速开关时，源极电极和漏极电极之间的电压(Vds)有可能反复过冲(overshoot)和下冲(undershoot)而产生振动的Vds的振铃(ringing)。这样的Vds的振铃可能成为噪音源，期望极カ抑制。
技术实现思路
本专利技术的实施方式提供ー种导通电阻低、抑制了噪音的产生的半导体装置。实施方式的半导体装置具备第一导电型的漏极层；从所述第一导电型的漏极层的表面直到内部地设置为沟槽状的第一导电型的漂移区域；从所述漂移区域的表面直到内部地设置为沟槽状的第二导电型的衬底区域；从所述衬底区域的表面直到内部地设置为沟槽状的第一导电型的源极区域；沿与所述漏极层的背面大致平行的方向，在从所述源极区域的一部分贯穿与所述源极区域的所述一部分邻接的衬底区域而到达所述漂移区域的一部分的第一沟槽内，隔着栅极绝缘膜而设置的栅极电扱；在从所述漏极层的表面直到内部设置的至少ー个第二沟槽内，隔着第一绝缘膜而设置的第一电阻体层；与所述漏极层连接的漏极电扱；以及与所述源极区域及所述衬底区域连接的源极电极；所述第一电阻体层与所述源极电极电连接。根据本专利技术的实施方式，可以提供导通电阻低、抑制了噪音的产生的半导体装置。附图说明图I是第一实施方式的半导体装置的立体示意图2是由图I的区域90包围的部分的示意图，图2(a)是立体示意图，图2(b)是图2(a)的X-Y剖面图；图3是第一实施方式的半导体装置的等效电路图；图4是用于说明第一实施方式的半导体装置的制造过程的立体示意图，图4(a)是在半导体基板的表面形成掩模的エ序的立体示意图，图4(b)是在半导体基板的表面进行蚀刻处理的エ序的立体示意图；图5是用于说明第一实施方式的半导体装置的制造过程的立体示意图，图5(a)是形成外延层的エ序的立体示意图，图5(b)是形成掩模的エ序的立体示意图；图6是用于说明第一实施方式的半导体装置的制造过程的立体示意图，图6 (a)是在半导体基板上进行蚀刻处理的エ序的立体示意图，图6(b)是形成栅极电极及第ー电阻体层的エ序的立体示意图； 图7是參考例的半导体装置的不意图，图7 (a)为首I]面不意图，图7 (b)为等效电路图；图8是用于说明第一实施方式的半导体装置的第一变形例的立体示意图；图9是用于说明第一实施方式的半导体装置的第二变形例的立体示意图；图10是第二实施方式的半导体装置的立体示意图；图11是第三实施方式的半导体装置的立体示意图。具体实施例方式下面，一边參照附图ー边对实施方式进行说明。下面的说明中，对相同部件标注相同的符号，对说明过一次的部件适当省略其说明。(第一实施方式)图I是第一实施方式的半导体装置的立体示意图。图2是由图I的区域90包围的部分的示意图，图1(a)是立体示意图，图1(b)是 图1(a)的X-Y剖面图。图I、图2(a)中，没有显示后述的漏极电极40和源极电极41。第一实施方式的半导体装置IA为三维型的M0SFET。半导体装置IA具有n+型的漏极层10，从漏极层10的表面直到内部选择性地设有沟槽状的η—型的漂移区域11。从漂移区域11的表面直到内部选择性地设有沟槽状的P型的衬底区域12。从衬底区域12的表面直到内部选择性地设有沟槽状的η+型的源极区域13。半导体装置IA中，第一沟槽20t以沿着与漏极层10的背面IOr大致平行的方向从源极区域13的一部分贯穿与源极区域13的上述一部分邻接的衬底区域12而到达漂移区域的一部分的方式形成。第一沟槽20t的下端比源极区域13的下端高。在第一沟槽20t内设有隔着栅极绝缘膜20设置的栅极电极21。半导体装置IA中，从漏极层10的表面直到内部设有至少ー个第二沟槽30t。在第ニ沟槽30t内设有隔着第一绝缘膜30设置的第一电阻体层31。半导体装置IA中，漏极电极40与漏极层10连接。源极电极41与源极区域13及衬底区域12连接。在漏极层10与源极电极41之间、及漂移区域11与源极电极41之间夹设有层间绝缘膜46。第一电阻体层31的上方的层间绝缘膜46设有开ロ，第一电阻体层31与源极电极41电连接。漏极层10、漂移区域11、衬底区域12及源极区域13的主要成分例如为硅(Si)。漏极电极40及源极电极41的材质例如为铜(Cu)、铝(Al)等。栅极电极21的材质例如为掺杂有η型杂质的多晶硅(poly-Si)金属等。栅极绝缘膜20的材质例如为氧化硅(SiO2)。第一电阻体层31的材质为含有杂质的多晶娃(poly-Si)。例如，其材质为掺杂有η型杂质的多晶娃(poly-Si)。另外,作为第一电阻体层31的材质,也可以为高电阻的金属等。当第一电阻体层31的材质为多晶硅时，适当调整第一电阻体层31内的η型杂质的掺杂量，将第一电阻体层31的电阻率设定成规定的值。 第一绝缘膜30为电介质，具有至少ー个层。其层的材质例如为氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化铪铝(HfAlxOy)、氧化钇(Y2O3)及氧化铪钇(HfYxOy)等的任ー种。实施方式中，也可以将η型(包含η_型、η+型)称为第一导电型，将P型称为第二导电型。第一导电型的杂质例如磷为(P)、神(As)等。第二导电型的杂质例如为硼⑶等。图3为第一实施方式的半导体装置的等效电路图。半导体装置IA具备栅极电极(G)21、源极电极(S)41、漏极电极(D)40。源极电极41的电位例如为接地电位，漏极电极40的电位例如为正电位。当栅极电极21设为阈值以上的电位时，半导体装置IA为导通状态，在源极电极41和漏极电极40之间流过电流。在半导体装置IA中，在与漏极层10的背面IOr大致垂直的方向上，分别延伸设置有源极区域13、衬底区域12、漂移区域11。还设有沟槽型的栅极电极21。因此，在与漏极层10的背面IOr大致平行的方向上形成沟道区域，并且，也在与漏极层10的背面IOr大致垂直的方向上形成沟道区域。因此，在半导体装置IA中，沟道密度大幅地提高。因此，源极电极41和漏极电极40之间的导通电阻降低。另外，在半导体装置IA中，第一电阻体层31与源极电极41连接。在第一电阻体层31和漏极层10之间夹设有第一绝缘膜30。因此，在半导体装置IA中，在源极电极41和漏极电极40之间附加有电阻本文档来自技高网...
【技术保护点】
【技术特征摘要】
2011.03.25 JP 2011-0679071.一种半导体装置，其特征在于，具备 第一导电型的漏极层； 从所述第一导电型的漏极层的表面直到内部地设置为沟槽状的第一导电型的漂移区域； 从所述漂移区域的表面直到内部地设置为沟槽状的第二导电型的衬底区域； 从所述衬底区域的表面直到内部地设置为沟槽状的第一导电型的源极区域； 沿与所述漏极层的背面大致平行的方向，在从所述源极区域的一部分贯穿与所述源极区域的所述一部分邻接的衬底区域而到达所述漂移区域的一部分的第一沟槽内，隔着栅极绝缘膜而设置的栅极电极； 在从所述漏极层的表面直到内部设置的至少一个第二沟槽内，隔着第一绝缘膜而设置的第一电阻体层； 与所述漏极层连接的漏极电极；以及 与所述源极区域及所述衬底区域连接的源极电极； 所述第一电阻体层与所述源极电极电连接。2.如权利要求I所述的半导体装置，其特征在于， 所述第一电阻体层的材质为含有杂质的多晶娃。3.如权利要求I所述的半导体装置，其特征在于， 所述第一绝缘膜具有至少一个层，所述层的材质为氧化硅、氮化硅、氧化铝、氧化铪、氧化铪铝、氧化钇及氧化铪钇中的任一种。4.如权利要求I所述的半导体装置，其特征在于， 还具备在从所述漂移区域的表面直到内部地设置的至少一个第三沟槽内隔着第二绝缘膜的第二电阻体层。5.如权利要求4所述的半导体装置，其特征在于， 所述第二电阻体层的材质为含有杂质的多晶硅。6.如权利要求4所述的半导体装置，其特征在于， 所述第二绝缘膜具有至少一个层， 所述层的材质为氧化硅、氮化硅、氧化铝、氧化铪、氧化铪铝、氧化钇及氧化铪钇中的任一种。7.如权利要求I所述的半导体装置，其特征在于， 所述第一电阻体层的下端和所述栅极电极的下端距离所述漏极层的所述背面为相同高度。8.如权利要求I所述的半导体装置...
【专利技术属性】
技术研发人员：川口雄介，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。