闪存单元及其浮栅的形成方法技术

一种闪存单元及其浮栅的形成方法，所述闪存单元浮栅的形成方法包括如下步骤：提供衬底，在所述衬底上形成掺有第一型离子的浮栅层；在所述掺有第一型离子的浮栅层上形成图形化的第一光刻胶；干法刻蚀所述图形化的第一光刻胶，所述干法刻蚀后的第一光刻胶的图形的尺寸小于所述干法刻蚀前的第一光刻胶的图形的尺寸；以所述干法刻蚀后的第一光刻胶为掩膜对所述掺有第一型离子的浮栅层进行第二型离子注入形成具有双掺杂结构的浮栅层，所述第一型离子与所述第二型离子反型。所述闪存单元浮栅及闪存单元的形成方法，可以形成关键尺寸小且具有双掺杂浮栅结构的闪存单元，且所述闪存单元编程效率高，数据保持能力强，工艺成本低。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种。
技术介绍
一般来讲，半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在断电时丢失其数据，而非易失性存储器即使在供电中断后仍能保持片内信息。非易失存储器包括电可编程只读存储器(EPROM)、电可擦除编程只读存储器(EEPROM)和快闪存储器(flash memory) 0与其它的非易失性存储器相比，闪存具有存储数据的非易失性、低功耗、集成度高、较快的存取速度、易于擦除和重写以及低成本等特性。因此，被广泛地应用于各个领域。如嵌入式系统，PC及外设、电信交换机、蜂窝电话、网络互 联设备、语音、图像、数据存储类产品等等。闪存的标准物理结构称为闪存单元(bit)，闪存单元的结构与常规MOS晶体管不同，常规的MOS晶体管的栅极(gate)和导电沟道间由栅极绝缘层隔开，一般为氧化层(oxide),而闪存在控制栅(CG, control gate,相当于常规的MOS晶体管的栅极)与导电沟道间还具有浮栅(FG，floating gate)，由于浮栅的存在，使闪存可以完成三种基本操作模式读、写、擦除。即便在没有电源供给的情况下，浮栅的存在仍然可以保持存储数据的完整性，相邻的闪存单元之间由隔离结构隔开。传统的闪存其多晶硅浮栅一般为单掺杂，例如对于N管的闪存而言，其多晶硅浮栅则为是N型掺杂。目前，也有文献提出了可以对浮栅进行双掺杂来改善闪存性能的理论。就目前而言，现有技术中还未涉及如何形成既具有双掺杂结构浮栅又具有较小的关键尺寸(也称为特征尺寸，⑶，Critical Dimension)的闪存单元,并且现有技术在形成双掺杂结构的浮栅时，通常会通过热处理工艺来加快掺杂离子的扩散，导致在很大程度上增加了工艺成本。此外，现有技术形成的闪存单元编程效率低，数据保持性差。其他有关双掺杂浮栅的技术还可以参见公开号为CN1700474A的中国专利申请，其公开了一种闪存存储单元的浮栅及其制备方法和一种闪存存储单元，提出形成由宽禁带材料+窄禁带材料+宽禁带材料组成浮栅或对浮栅在横向上分别采用P+N+P+不同掺杂多晶硅。
技术实现思路
本专利技术解决的是现有技术中无法形成具有双掺杂结构浮栅且关键尺寸较小的闪存单元以及现有的闪存单元编程效率低、数据保持性差、工艺成本高的问题。为解决上述问题，本专利技术提供一种闪存单元浮栅的形成方法，包括如下步骤提供衬底，在所述衬底上形成掺有第一型离子的浮栅层；在所述掺有第一型离子的浮栅层上形成图形化的第一光刻胶；干法刻蚀所述图形化的第一光刻胶，所述干法刻蚀后的第一光刻胶的图形的尺寸小于所述干法刻蚀前的第一光刻胶的图形的尺寸；以所述干法刻蚀后的第一光刻胶为掩膜对所述掺有第一型离子的浮栅层进行第二型离子注入形成具有双掺杂结构的浮栅层，所述第一型离子与所述第二型离子反型。可选的，所述干法刻蚀的气体为CH2F2、O2和HBr的混合气体，所述CH2F2的流量为2 50sccm,所述O2的流量为2 IOOsccm,所述HBr的流量为10 lOOsccm。可选的，所述干法刻蚀后的第一光刻胶的图形的尺寸为所述干法刻蚀前的第一光刻胶的图形的尺寸的45 65%。可选的，所述双掺杂结构为PNP结构。可选的，所述第一型离子为N型，所述第二型离子为P型。可选的，所述N型离子为磷，注入剂量为I. 0E14 9. 9E 20/cm3，能量为5 40keVo可选的，所述P型离子注入的剂量为所述N型离子注入剂量的10 100倍，能量为 8 18keV。可选的，以所述干法刻蚀后的第一光刻胶为掩膜对所述掺有第一型离子的浮栅层进行第二型离子注入的方式为垂直注入。可选的，所述第一型离子的浮栅层的形成方法为采用原位掺杂形成掺有第一型离子的浮栅层。为解决上述问题，本专利技术还提供一种闪存单元的形成方法，包括上述浮栅的形成方法，还包括在形成具有双掺杂结构的浮栅层后，去除所述干法刻蚀后的第一光刻胶并对所述衬底进行退火；在所述双掺杂结构的浮栅层上依次形成介质层和控制栅层；刻蚀所述控制栅层、介质层和浮栅层至露出所述衬底。可选的，所述刻蚀所述控制栅层、介质层和浮栅层至露出所述衬底包括在所述控制栅层上依次形成硬掩膜层及图形化的第二光刻胶；以所述图形化的第二光刻胶为掩膜刻蚀所述硬掩膜层、控制栅层、介质层和浮栅层至露出所述衬底；去除所述图形化的第二光刻胶和硬掩膜层。可选的，所述浮栅层、控制栅层的材料为多晶硅或无定形硅。可选的，所述退火的温度为700-1200°C。与现有技术相比，上述技术方案具有以下优点通过对所述图形化的第一光刻胶进行干法刻蚀，一方面精确地控制了所要形成的闪存单元的CD，可以形成所需的具有小的CD的闪存单元，另一方面由于干法刻蚀后的第一光刻胶的图形的尺寸小于干法刻蚀前的第一光刻胶的图形的尺寸，因此增大了后续进行第二型离子注入时第二型离子的扩散区域，故无需再通过热处理工艺来使得第二型离子扩散，降低了制造闪存单元的成本。通过先形成浮栅层，对其进行原位掺杂第一型离子然后形成图形化的第一光刻胶，干法刻蚀所述图形化的第一光刻胶，再以干法刻蚀后的第一光刻胶为掩膜进行第二型离子注入形成双掺杂结构的浮栅，以包括所述双掺杂结构的浮栅所形成的闪存单元具有较小的CD，且所述闪存单元编程效率高，数据保持能力强。附图说明图I是本专利技术实施方式的闪存单元浮栅的形成方法流程图；图2是本专利技术实施方式的闪存单元形成方法流程图；图3至图12是本专利技术实施例闪存单元的形成方法的剖面结构示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本专利技术。但是本专利技术能够以多种不 同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实施方式的限制。请参见图1，图I为本专利技术实施方式的闪存单元浮栅的形成方法流程图，包括如下步骤SlOl :提供衬底，在所述衬底上形成掺有第一型离子的浮栅层；S102 :在所述掺有第一型离子的浮栅层上形成图形化的第一光刻胶；S103:干法刻蚀所述图形化的第一光刻胶，所述干法刻蚀后的第一光刻胶的图形的尺寸小于所述干法刻蚀前的第一光刻胶的图形的尺寸；S104 以所述干法刻蚀后的第一光刻胶为掩膜对所述掺有第一型离子的浮栅层进行第二型离子注入形成具有双掺杂结构的浮栅层，所述第一型离子与所述第二型离子反型。请参见图2，图2为本专利技术实施方式的闪存单元的形成方法流程图，包括如下步骤SlOl :提供衬底，在所述衬底上形成掺有第一型离子的浮栅层。S102 :在所述掺有第一型离子的浮栅层上形成图形化的第一光刻胶。S103:干法刻蚀所述图形化的第一光刻胶，所述干法刻蚀后的第一光刻胶的图形的尺寸小于所述干法刻蚀前的第一光刻胶的图形的尺寸。S104 以所述干法刻蚀后的第一光刻胶为掩膜对所述掺有第一型离子的浮栅层进行第二型离子注入形成具有双掺杂结构的浮栅层，所述第一型离子与所述第二型离子反型。S105:在形成具有双掺杂结构的浮栅层后，去除所述干法刻蚀后的第一光刻胶的图形并对所述衬底进行退火。S106 :在所述双掺杂结构的浮栅层上依次形成介质层和控制栅层。S107 :刻蚀所述控制栅层、介质层和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存単元浮栅的形成方法，其特征在于，包括如下步骤 提供衬底，在所述衬底上形成掺有第一型离子的浮栅层； 在所述掺有第一型离子的浮栅层上形成图形化的第一光刻胶； 干法刻蚀所述图形化的第一光刻胶，所述干法刻蚀后的第一光刻胶的图形的尺寸小于所述干法刻蚀前的第一光刻胶的图形的尺寸； 以所述干法刻蚀后的第一光刻胶为掩膜对所述掺有第一型离子的浮栅层进行第二型离子注入形成具有双掺杂结构的浮栅层，所述第一型离子与所述第二型离子反型。2.如权利要求I所述的闪存单元浮栅的形成方法，其特征在于，所述干法刻蚀的气体为CH2F2, O2和HBr的混合气体，所述CH2F2的流量为2 50sCCm，所述O2的流量为2 IOOsccm,所述HBr的流量为10 lOOsccm。3.如权利要求I所述的闪存单元浮栅的形成方法，其特征在于，所述干法刻蚀后的第一光刻胶的图形的尺寸为所述干法刻蚀前的第一光刻胶的图形的尺寸的45 65%。4.如权利要求I所述的闪存单元浮栅的形成方法，其特征在于，所述双掺杂结构为PNP结构。5.如权利要求4所述的闪存单元浮栅的形成方法，其特征在干，所述第一型离子为N型，所述第二型离子为P型。6.如权利要求5所述的闪存单元浮栅的形成方法，其特征在于，所述N型离子为磷，注入剂量为I. 0E14 9. 9E 20/cm3,能量为5 40keV。7.如权利要求5所述的闪存单元...

【专利技术属性】
技术研发人员：曾贤成，李绍彬，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：