一种MOS管的制作方法及MOS管器件技术

本发明专利技术的实施例提供了一种MOS管的制作方法及MOS管器件，涉及半导体技术领域，为有效减小MOS管在关断状态下的漏电流而发明专利技术。所述MOS管的制作方法，包括：形成栅极氧化层，所述栅极氧化层的厚度为85至105埃；通过离子注入形成轻掺杂漏极注LDD区，所述离子注入的方向向下与竖直方向的角度为0至10度，所述离子注入的能量为28至32千电子伏特。本发明专利技术可用于半导体器件以及集成电路的制作中。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种MOS管的制作方法及MOS管器件。
技术介绍
金属氧化物半导体晶体管(MetalOxide Semiconductor Transistor),简称 MOS管，是组成各类半导体器件及集成电路的基础工作器件。现有技术中，如图I所示，MOS管包括衬底、栅极G、漏极S和源极D，漏极S与栅极G之间以及源极S与栅极G的之间的位置处设置有轻掺杂漏极注入LDD (Light Doped Drain)区，栅极G之下设置有栅极氧化层。当MOS管的栅极G和漏极D之间具有一定电压时，栅极 G下的衬底就会积聚一定用于导电的载流子，使源极S和漏极D形成导电通路。此时从源极S到漏极D的电流称为导通电流；而当MOS管的栅极G电压为0，漏极D加上一定的电压时，由于栅极G上没有电压，栅极G下的衬底不能积聚载流子，源极S和漏极D不能形成导电通路。此时由于漏极D电压的存在，源极S和漏极D之间存在一定的结漏电，此漏电称为MOS管在关断状态时的漏电流。对于工作电压为I. 5V的低压MOS管来讲，为满足该类MOS管所在工作电路的要求，既需要该类MOS管在较低的电压下，其导通电流要足够大，同时还需要该类器件在关断状态下，其源极到漏极的漏电流值需要控制在一定程度内。现有技术中，通常在调节形成MOS管的衬底浓度时，采用改变注入离子的剂量等常规的工艺办法将开启电压调低，以获得较大的导通电流。但这种方法将导致MOS管漏电流的增加，而单个器件漏电流的增加会导致整个MOS管电路的静态电流的增加，影响整个电路的工作。
技术实现思路
本专利技术的实施例的主要目的在于，提供一种MOS管的制作方法及MOS管器件，能够有效减小MOS管在关断状态下的漏电流。一方面，本专利技术的实施例提供了一种MOS管的制作方法，包括形成所述MOS管的栅极氧化层，所述栅极氧化层的厚度为85至105埃；形成所述MOS管的栅极；通过离子注入形成所述MOS管的轻掺杂漏极注入LDD区，所述离子注入的方向向下与竖直方向的角度为0至10度，所述离子注入的能量为28至32千电子伏特；形成所述MOS管的源极和漏极。另一方面，本专利技术的实施例提供了一种MOS管器件，包括MOS管，所述MOS管包括栅极氧化层、LDD区、栅极和源极，所述MOS管由本专利技术提供的制作方法所制成，所述栅极氧化层的厚度为85至105埃；所述LDD区通过离子注入形成，所述离子注入的方向向下且与竖直方向的角度为0至10度，所述离子注入的能量为28至32千电子伏特。采用上述技术方案后，本专利技术实施例提供的MOS管的制作方法及MOS管器件，通过改变MOS管的栅极氧化层的厚度，并同时改变形成LDD区时离子注入的角度和能量，能够有效增加MOS管在导通状态的导通电流和减小MOS管在关断状态下的漏电流。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中MOS管的结构简图；图2为本专利技术实施例提供的MOS管的制作方法的一种流程图；图3为本专利技术实施例提供的MOS管的制作方法的另一种流程图； 图4为图3所示的流程图所对应的工艺效果图；图5为图4中虚线框部分的放大示意图；图6为图3所示的制作方法形成的LDD区与现有技术形成的LDD区的离子注入杂质的注入浓度对比不意图；图7为本专利技术实施例的制作方法制作的低压MOS管与现有技术的低压MOS管的特性击穿曲线对比示意图；图8为本专利技术实施例提供的MOS管的结构简图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图I所示，本专利技术实施例提供了一种MOS管的制作方法，包括以下步骤步骤101，形成所述MOS管的栅极氧化层，所述栅极氧化层的厚度为85至105埃；需要说明的是，所述栅极氧化层的厚度优选为90至100 ±矣，例如95埃。所述栅极氧化层的厚度。步骤102，形成所述MOS管的栅极；其中，所述栅极通常为多晶硅栅极。步骤103，通过离子注入形成所述MOS管的轻掺杂漏极注入LDD区，所述离子注入的方向向下与竖直方向的角度为0至10度，所述离子注入的能量为28至32千电子伏特(kev)；需要说明的是，所述离子注入的方向优选为竖直向下方向，所述离子注入的能量优选为30kev。步骤104，形成所述MOS管的源极和漏极。本专利技术实施例提供的MOS管的制作方法，相对于现有技术，改变了 MOS管的栅极氧化层的厚度，并同时改变了形成LDD区时离子注入的角度和能量。其中，对栅极氧化层厚度的改变能够增强栅极对器件沟道区的控制能力，增加MOS管低压时的电流导通能力，而对LDD区离子注入的角度和能量的改变能够使LDD区浓度增加，从而能够有效增加MOS管在导通状态的导通电流和减小MOS管在关断状态下的漏电流。下面以工作电压为I. 5V(伏)的低压互补型MOS管(CMOS，Complementary MOS)为例，对本专利技术实施例提供的MOS管的制作方法进行详细说明，其中，CMOS管包括P型MOS管和N型MOS管。结合图3和图4，本实施例包括步骤201，在衬底上形成N阱区。本实施例中，衬底为P型硅片。具体的，本步骤可分为以下几步，包括在衬底上沉积二氧化硅Si02氧化层；在所述Si02氧化层上刻出对应于阱区的注入窗口，以便界定出阱区； 通过所述注入窗口进行N型掺杂，形成N阱区。步骤202，形成场氧化层，以定义出有源区，通过掺杂对所述有源区的载流子浓度进行调节。具体的，本步骤中形成场氧化层可分为以下几步进行在形成有N阱区的衬底上沉积SiNx掩膜层；进行有源区光刻，刻蚀出场氧化层窗口 ；生长隔离场氧化层，通过场氧化层界定出有源区。其中，场氧化层用于进行器件隔离，并界定出N阱区之内的有源区和N阱区之外的有源区。本专利技术实施例中，P型MOS管器件将形成于N阱区之内的有源区中，N型MOS管器件将形成于N阱区之外的有源区。以上步骤的具体实现方式可与现有技术相同，这里不再赘述。步骤203，形成P型MOS管和N型MOS管的栅极氧化层。具体的，本步骤中，可通过热氧化或沉积的方式形成所述MOS管的栅极氧化层，所述栅极氧化层的厚度为95埃。目前，现有技术中工作电压为I. 5V的低压互补型MOS管通常采用标准0. 5微米逻辑工艺。在低压互补型MOS管的标准0.5微米逻辑工艺中，栅极氧化层的厚度通常为125埃。相对于现有技术，本实施例中，栅极氧化层的厚度进行了适度的减薄，其厚度较标准0.5微米逻辑工艺很大程度的减少，这样，能够增强栅电极对器件沟道区的控制能力，增加MOS管低压时的电流导通能力，也就是说，相对于现有技术，在相同的衬底浓度及相同的栅极电压下，将有更多的载流子积聚到栅极下，将使导通电流增大。步骤204，形成P型MOS管和N型MOS管的多晶硅栅极。本步骤的具体实现方式可与现有技术相同，这里不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MOS管的制作方法，其特征在于，包括 形成所述MOS管的栅极氧化层，所述栅极氧化层的厚度为85至105埃； 形成所述MOS管的栅极； 通过离子注入形成所述MOS管的轻掺杂漏极注入LDD区，所述离子注入的方向向下与竖直方向的角度为O至10度，所述离子注入的能量为28至32千电子伏特； 形成所述MOS管的源极和漏极。2.根据权利要求I所述的制作方法，其特征在于，所述形成所述MOS管的栅极氧化层，所述栅极氧化层的厚度为85至105埃包括 通过热氧化或沉积的方式形成所述MOS管的栅极氧化层，所述栅极氧化层的厚度为95埃。3.根据权利要求I或2所述的制作方法，其特征在干， 所述离子注入的方向为竖直向下方向，所述离子注入的能量为30千电子伏持。4.根...

【专利技术属性】
技术研发人员：叶文正，王华，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：