一种带隙基准电压源制造技术

本实用新型专利技术公开了一种带隙基准电压源，包括启动电路、核心带隙基准电路和高阶补偿电路，其中，核心带隙基准电路包括：PMOS管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、RB1、RB2、RA；高阶补偿电路包括：PMOS管M4、M5、M6、M7、M8、M9、M10、M11，NPN三极管Q3、Q4、Q5、Q6、Q7、Q8，以及电阻单元R2、R3。本实用新型专利技术的带隙基准电压源采用了高阶补偿电路极大的降低温度系数，并且在电路中利用了电阻比例，因而不受电阻绝对值的影响，降低了电阻温度系数对输出量的影响。本实用新型专利技术的带隙基准电压源具有很高的电源抑制比，能够保证电路能抵抗供电电源的干扰。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于电子
,具体涉及ー种基准电压源(Voltage Reference)的设计。
技术介绍
基准电压源常作为基本的电路单元，应用在功率转换器、模拟与数字转换器、功率放大器，其目的是产生ー个不随温度以及电压变化的恒定电压，其温度系数(TC，Temperature Coefficient)和电源抑制比(PSRR, Power Supply Rejection Ratio)很大程度上决定了系统性能的优劣。传统的基准电压源如图I所示ー个负温度系数的Veb3电压加上ー个正温度系数的AVbe电压，两者求和从而产生ー个与温度很低的电压，其带隙基准电压的公式为Vref = Vbe +^V1InN，其中，Vbe是其中一个三极管的基极发射极电压，R2, R1为分压电阻，vT =——，K是波尔兹曼常熟，q是单位电荷的电量，T是绝对温度。传统的带隙基准电压源的缺点在于，传统的带隙基准源由于三极管的基极集电极的温度特性呈非线性，因此传统的ー阶线性补偿基准电压源并不能够达到很好的效果，电压基准源的温度系数较大。
技术实现思路
本技术的目的是为了解决现有的一阶线性补偿基准电压源温度系数较大的问题，提出了一种带隙基准电压源。本技术的技术方案为一种带隙基准电压源，包括启动电路、核心带隙基准电路和高阶补偿电路，其中，核心带隙基准电路包括PM0S管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、RB1、RB2、RA ；高阶补偿电路包括PM0S管 M4、M5、M6、M7、M8、M9、M10、Mil, NPN 三极管 Q3、Q4、Q5、Q6、Q7、Q8，以及电阻单元R2、R3 ；具体连接关系如下PM0S管Ml、M2的源极接外部电源，PMOS管Ml的栅极与漏极都连接到PMOS管M2管的栅极以及三极管Ql的集电极并且连接到高阶补偿电路PMOS管M9的栅极，M2管的漏极连接到M3管的栅极并且连接到三极管Q2的集电极，以及启动电路的输出端，M3管的漏极作为核心带隙基准电路的输出端连接到三极管Ql、Q2的基板，并且连接到启动电路的输入端，Ql的发射极连接到电阻单元RBl的一端与电阻单元RA—端，Q2的发射极连接到电阻单元RA的另一端，RBl的另一端连接到RB2 —端，以及高阶补偿电路的PMOS管M7、M11管的漏极，RB2的另一端接地电位；PM0S — M4、M5、M6、M7、M8、M9、M10、M11 的源极接外部电源，PMOS 管 M4 的漏极连接到三极管Q3的集电极与基板，并且连接到三极管Q4的基板，PMOS管M5的漏极与栅极同时连接到了三极管Q6的集电极，三极管Q6的基极与PMOS管M6的栅极与漏极连接，并且与PMOS管M7、M8的栅极连接，三极管Q6的发射极与三极管Q4的发射极连接，三极管Q3的集电极与Q5的集电极和基极相连，三极管Q5的集电极接地电位，三极管Q4的集电极与电阻单元R2的一端相连，电阻单元R2的另一端接地电位；PM0S管M8的漏极与PMOS管MlO的栅极和漏极相连，并且连接到三极管Q8的集电极，PMOS管M9管的漏极与三极管Q7的集电极与基极连接，并且与三极管Q8的基极连接，三极管Q7的发射极接地电位，三极管Q8的发射极与电阻単元R3的一段相连，电阻单元R3的另一端接地。进ー步的，所述启动电路包括PMOS管MS1、MS2，NMOS管MS，其中，PMOS管MSl的源极接外部电源，MSl的栅极作为启动电路的输入端连接NMOS管MS2的栅极，MSl的漏极连接到了 MS2的漏扱，并且连接到了 MS管的栅极，MS管的漏极作为启动电路的输出端，MS管与MS2管的源极均接地电位。本技术的有益效果本技术的带隙基准电压源采用了高阶补偿电路极大 的降低温度系数，并且在电路中利用了电阻比例，因而不受电阻绝对值的影响，降低了电阻温度系数对输出量的影响。本技术的带隙基准电压源具有很高的电源抑制比，能够保证电路能抵抗供电电源的干扰。与传统的带隙基准电压源相比，本技术的带隙基准电压源能够产生出温度系数更低、精度更高基准源。此外，本技术供电电源电压范围从2V增至5V时，都具有极低的静态功耗。附图说明图I为传统的基准电压源结构示意图。图2为本技术的带隙基准电压源结构示意图。图3为本技术的带隙基准电压源电路示意图。图4为本技术的带隙基准电压源输出电压的温度特性曲线图。图5为本技术的带隙基准电压源的电源抑制比交流特性曲线图。具体实施方式以下结合附图和具体的实施方式对本技术作进ー步的阐述。如图2所示，本技术的带隙基准电压源包括启动电路，核心带隙基准电路和高阶补偿电路，核心带隙基准电路用于产生基准输出电压，高阶补偿电路分段补偿了由核心带隙基准电路产生的基准输出电压。具体电路示意图如图3所示,其中，核心带隙基准电路包括PM0S管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、RB1、RB2、RA ；高阶补偿电路包括PM0S管 M4、M5、M6、M7、M8、M9、M10、Mil, NPN 三极管 Q3、Q4、Q5、Q6、Q7、Q8，以及电阻单元R2、R3 ；具体连接关系如下PM0S管Ml、M2的源极接外部电源VIN，PMOS管Ml的栅极与漏极都连接到PMOS管M2管的栅极以及三极管Ql的集电极并且连接到高阶补偿电路PMOS管M9的栅极，M2管的漏极连接到M3管的栅极并且连接到三极管Q2的集电极，以及启动电路的输出端，M3管的漏极作为核心带隙基准电路的输出端VMf连接到三极管Ql、Q2的基极，并且连接到启动电路的输入端，Ql的发射极连接到电阻单元RBl的一端与电阻单元RA—端，Q2的发射极连接到电阻单元RA的另一端，RBl的另一端连接到RB2 —端，以及高阶补偿电路的PMOS管M7、Mll管的漏极，RB2的另一端接地电位VSS ；PMOS 管 M4、M5、M6、M7、M8、M9、M10、Mll 的源极接外部电源 VIN，PMOS 管 M4 的漏极连接到三极管Q3的集电极与基板，并且连接到三极管Q4的基板，PMOS管M5的漏极与栅极同时连接到了三极管Q6的集电极，三极管Q6的基极与PM0S-M6的栅极与漏极连接，并且与PMOS管M7、M8的栅极连接，三极管Q6的发射极与三极管Q4的发射极连接，三极管Q3的集电极与Q5的集电极和基极相连，三极管Q5的集电极接地电位VSS，三极管Q4的集电极与电阻单元R2的一端相连，电阻单元R2的另一端接地电位VSS ；PM0S管M8的漏极与PMOS管MlO的栅极和漏极相连，并且连接到三极管Q8的集电极，PMOS管M9管的漏极与三极管 Q7的集电极与基极连接，并且与三极管Q8的基极连接，三极管Q7的发射极接地电位，三极 管Q8的发射极与电阻单元R3的一段相连，电阻单元R3的另一端接地电位VSS。这里，高阶补偿电路由低温补偿电路和高温补偿电路组成，其中，低温补偿电路包括PMOS管M4、M5、M6、M7，NPN三极管Q3、Q4、Q5以及电阻单元R2，高温补偿电路包括PMOS管M8、M9、M10、M11，NPN三极管Q7、Q8以及电阻单元R3。启动电路使得核心带隙基准电路正常工作，产生基准输出电压。启动电路只在电压基准源上电时发挥作用，当基准电压本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带隙基准电压源，其特征在于，包括启动电路、核心带隙基准电路和高阶补偿电路，其中， 核心带隙基准电路包括PMOS管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、RB1、RB2、RA ; 高阶补偿电路包括PM0S管M4、M5、M6、M7、M8、M9、M10、M11，NPN三极管 Q3、Q4、Q5、Q6、Q7、Q8，以及电阻单元R2、R3 ； 具体连接关系如下=PMOS管Ml、M2的源极接外部电源，PMOS管Ml的栅极与漏极都连接到PMOS管M2管的栅极以及三极管Ql的集电极并且连接到高阶补偿电路PMOS管M9的栅极，M2管的漏极连接到M3管的栅极并且连接到三极管Q2的集电极，以及启动电路的输出端，M3管的漏极作为核心带隙基准电路的输出端连接到三极管Ql、Q2的基板，并且连接到启动电路的输入端，Ql的发射极连接到电阻单元RBl的一端与电阻单元RA—端，Q2的发射极连接到电阻单元RA的另一端，RBl的另一端连接到RB2 —端，以及高阶补偿电路的PMOS管M7、M11管的漏极，RB2的另一端接地电位； PM0S — M4、M5、M6、M7、M8、M9、M10、M11的源极接外部电源，P...

【专利技术属性】
技术研发人员：周泽坤，张竹贤，徐祥柱，石跃，黄建刚，邱实，明鑫，张波，
申请(专利权)人：电子科技大学，
类型：实用新型
国别省市：