信号复原电路、等待时间调整电路、存储器控制器、处理器、计算机、信号复原方法以及等待时间调整方法技术

包括存储部（4）和存储控制部（6）。存储部（4）是能够按输入顺序排列存储输入信号，并按排列顺序读出上述输入信号的单元。上述存储控制部（6）利用上述输入信号的延迟信息对存储部（4）中的上述输入信号从输入到输出为止的延迟时间进行控制。而且，在该控制中，当上述输入信号的延迟量大时使上述延迟时间减少，当上述输入信号的延迟量小时使上述延迟时间增加。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及对信号进行复原的电路，例如涉及在根据具有相位变动的接收信号来 进行发送侧信号的复原、脉冲信号的脉冲宽度的复原等信号处理中使用的信号复原电路、 等待时间(latency)调整电路、存储器控制器、处理器、计算机、信号复原方法以及等待时间 调整方法。
技术介绍
在接收到伴随着相位变动的信号的情况下，当根据该接收信号对发送侧的信号进 行复原时可使用信号复原电路。例如，有DDR存储器接口电路。DDR (Double Data Rate) 存储器是在时钟(CK)信号的正沿与负沿双方进行数据的输入输出，以时钟频率的2倍的数 据传输率来进行数据传输的存储器。在这样的存储器中，从存储器控制器将内部CK信号发送给DMM (Dual Inline Memory Module)。DIMM根据该CK信号生成数据选通(DQS)信号，并将该DQS信号与数据 (DQ)信号一同向存储器控制器送出。在存储器控制器侧接收这些DQS信号以及DQ信号，利 用DQS信号重定时DQ信号，进而转换成内部时钟。此时，为了通过接收点的锁存电路可靠 地接收数据信号，需要内部CK信号与接收数据信号的定时关系处于一定范围内。关于该存储器控制器的信号复原，公知有一种在存储器控制器内生成与参照时钟 不同的时钟相位，来使数据选通信号延迟的技术(专利文献1)。公知有一种通过生成使数据选通信号延迟的第1以及第2定时信号，并选择性地 使用这两个定时信号，来避免信号不定状态的技术(专利文献2)。公知有一种在存储器控制器中，在数据选通信号的变化沿获取读出数据的技术 (专利文献3)。公知有一种测定数据选通信号与读取时钟的相位差，按照该相位差调整时钟信号 的延迟时间，与该时钟信号同步地获取数据信号的技术(专利文献4)。公知有一种在从存储器读出数据的情况下，使锁存数据的时钟的相位位移的技术 (专利文献5)。公知有将存储器的读出数据与写入数据进行比较，按照两者一致的方式来决定读 出时钟的相位(专利文献6)、决定数据选通信号的相位量(专利文献7)、按照一致的方式决 定写入定时的技术(专利文献8)。关于数据再生，公知有一种当根据数据的上升沿、下降沿的检测脉冲再生脉冲宽 度时，使用FIFO (First-in First-out)的技术(专利文献9)。日本特表2007 — 536773号公报 日本特开2006 — 107352号公报 日本特开平11 - 25029号公报 日本特开2008 - 71018号公报专利文献1专利文献2专利文献3专利文献4专利文献5日本特开2007 — 164697号公报专利文献6日本特开2003 — 50739号公报专利文献7日本特开2003 — 99321号公报专利文献8日本特开平11 一 167515号公报专利文献9日本特开平7 — 169058号公报由于温度变化、路径的不同等，会在信号传送中产生各种延迟。在对这样的信号延迟进行修复的情况下，有时时期性的修正会使原信号与接收信号不同。这样的信号的不同 有时成为有损动作可靠性的原因，例如在从存储器接收到的数据与原数据不同的情况下， 存在有损数据处理可靠性的情況。
技术实现思路
鉴于此，本申请的信号复原电路、等待时间调整电路、存储器控制器、处理器、计算 机、信号复原方法以及等待时间调整方法的目的在于信号复原等信号处理。为了实现上述目的，本申请的信号复原电路具备存储部和存储控制部。上述存储 部能够按输入顺序排列存储输入信号，并按排列顺序读出上述输入信号。上述存储控制部 利用上述输入信号的延迟信息对上述存储部中的上述输入信号从输入到输出为止的延迟 时间进行控制。为了实现上述目的，本申请的等待时间调整电路或者存储器控制器具备上述信号 复原电路。本申请的处理器具备上述信号复原电路或者存储器控制器。另外，本申请的计 算机具备上述信号复原电路、存储器控制器或者处理器。为了实现上述目的，本申请的信号复原方法包括第I步骤和第2步骤。在上述第 I步骤中，向能够按输入顺序排列存储输入信号并按排列顺序读出上述输入信号的存储部 中，按上述输入顺序存储上述输入信号。在上述第2步骤中，利用上述输入信号的延迟信息 对上述存储部中的上述输入信号从输入到输出为止的延迟时间进行控制。另外，为了实现上述目的，本申请的等待时间调整方法包括上述信号复原方法。根据本申请的信号复原电路、等待时间调整电路、存储器控制器、处理器、计算机、 信号复原方法以及等待时间调整方法，能够获得如下所述的效果。(I)因为基于输入信号中附帯的延迟信息，对将输入信号按输入顺序存储并读出 的存储部中的从输入到输出为止的延迟时间进行控制，所以能够利用输入信号和延迟信息 来进行信号复原等信号处理。(2)在输入信号是数据脉冲信号的情况下，能够进行可使复原后的信号的脉冲宽 度固定等的信号复原、等待时间调整。而且，通过參照附图以及各实施方式，能够进一歩明确本专利技术的其他目的、特征以 及优点。附图说明图I是表示第I实施方式涉及的信号复原电路的ー个例子的图。图2是表不信号复原动作的时间图。图3是表示信号复原处理步骤的一个例子的流程图。图4是表示第2实施方式涉及的信号复原电路的一个例子的图。图5是表示信号复原处理的一个例子的图。图6是表示第3实施方式涉及的、具备信号复原电路的存储器控制器以及存储器 的一个例子的图。图7是表不第4实施方式涉及的信号复原电路的一个例子的图。图8是表示信号复原电路的构成例的图。图9是表示信号复原处理的一个例子的图。图10是表示信号复原处理的一个例子的图。图11是表示信号复原处理的一个例子的图。图12是表示第5实施方式涉及的等待时间调整电路的一个例子的图。图13是表示DMM接口部的一个例子的图。图14是表示等待时间调整的处理步骤的一个例子的流程图。图15是表示读取等待时间(read latency)调整前的状态的图。图16是表不读取等待时间调整后的状态的图。图17是表不读取等待时间调整如的另一状态的图。图18是表不读取等待时间调整后的另一状态的图。图19是表示读取值与设定值的对应表的图。图20是表示读取值与设定值的对应表的图。图21是表示第6实施方式涉及的等待时间调整电路的一个例子的图。图22是表示第7实施方式涉及的等待时间调整电路的一个例子的图。图23是表示其他实施方式涉及的处理器以及存储器的一个例子的图。图24是表示其他实施方式涉及的计算机的一个例子的图。图25是表示包含时钟树部和信号接收部的存储器控制器以及DMM的比较例的 图。图26是表示电路的延迟偏差的验算例的图。图27是表示DIMM的时钟布线方式的图。图28是表示DI丽的其他时钟布线方式的图。具体实施例方式〔第1实施方式〕第1实施方式是本申请的信号复原电路的基本构成。即，在该信号复原电路中，作 为基本构成，具备存储部和存储控制部。参照图1以及图2对该第1实施方式进行说明。图1是表示第1实施方式涉及的 信号复原电路的一个例子的图，图2是表示信号复原动作的一个例子的时间图。图1所示 的构成只是一个例子，本专利技术并不限定于该构成。该信号复原电路2A是本申请的信号复原电路的一个例子，是根据具有相位变动 的信号对原信号的脉冲宽度等的信号方式进行复原的单元。鉴于此，如图1所示，该信号复 原电路2A中具备本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：德广宣幸，高桥德幸，相曾真也，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：