一种电压源电路制造技术

本发明专利技术实施例提供一种电压源电路，包括电流源电路和参考电压输出级，所述参考电压输出级包括：第一NMOS管，源极接地，栅极与漏极相连；第一PMOS管，源极与电源相连，栅极与所述电流源电路的输出端相连，漏极与所述第一NMOS管的漏极相连；所述电流源电路由MOS管和电阻组成。本发明专利技术实施例中的电压源电路，仅使用MOS管和电阻，不需要双极型晶体管以及其他类型的晶体管，结构简单，占用芯片的面积小，制造成本低，能够用于与数字电路兼容的标准CMOS工艺中，提高了模拟电路与数字电路的兼容性。

【技术实现步骤摘要】

本专利技术涉及集成电路
，具体涉及ー种电压源电路。
技术介绍
电压源电路是集成电路系统中非常重要的基本电路之一，它为芯片中其他模块的正常工作提供了必要的偏置电压，因此电压源电路的性能很大程度上影响了芯片的整体性能。随着微电子制造エ艺技术的发展以及个人便携设备、无线接收机等消费市场的急剧增カロ，对电压源电路提出的设计挑战也越来越高。但目前广泛应用的电压源电路大多来源于双极型带隙基准，这类电压源电路需要较高性能的双极型晶体管，占用面积大，制造成本高，有些甚至需要在BiCMOS或双极型エ艺下实现，不能与标准CMOSエ艺兼容，不能满足深亚微米エ艺下的集成电路设计要求。
技术实现思路
有鉴于此，本专利技术g在提供一种能够与CMOSエ艺兼容的电压源电路，以解决现有技术中电压源电路与CMOSエ艺不兼容的缺陷。为此，本专利技术技术方案提供ー种与CMOSエ艺兼容的电压源电路，包括电流源电路和參考电压输出级，所述电流源电路由MOS管和电阻组成，所述电流源电路与电源相连并接地，用于提供与温度成正比的输出电流；所述參考电压输出级包括第一 PMOS管和第一 NMOS管，所述第一 PMOS管的源极与所述电源相连，栅极与电流源电路的输出端相连，漏极与所述第一 NMOS管的漏极相连，用于将所述电流源电路输出的所述输出电流镜像；所述第一 NMOS管的源极接地，栅极与漏极相连，用于将镜像后的所述输出电流转换成输出电压。优选地，所述电流源电路包括第二 NMOS管、第三NMOS管、第二 PMOS管、第三PMOS管以及补偿电阻，其中，所述第二 NMOS管的源极接地，栅极与漏极相连；所述第三NMOS管的源极通过所述补偿电阻接地，栅极与所述第二 NMOS管的栅极相连；所述第二 PMOS管的源极接所述电源，漏极与所述第二 NMOS管的漏极相连；所述第三PMOS管的源极接所述电源，栅极与所述第二 PMOS管的栅极相连，并构成所述电流源电路的输出端，漏极与所述第三匪OS管的漏极相连，且栅极与漏极相连。优选地,所述电压源电路还包括启动电路,所述启动电路包括第四PMOS管，源极与所述电源相连，栅极与所述第二 PMOS管的漏极相连；第四NMOS管，源极接地，栅极与所述第四PMOS管的栅极相连，漏极与所述第四PMOS管的漏极相连；第五NMOS管，源极接地，栅极与所述第四PMOS管的漏极相连，漏极与所述第二、PMOS管的栅极相连。优选地，所述第二 PMOS管的沟道宽长比与所述第三PMOS管的沟道宽长比不相同。优选地，所述第二 NMOS管和第三NMOS管工作在亚阈值区。优选地，所述第二 PMOS管和第三PMOS管工作在亚阈值区。本专利技术实施例中的电压源电路，仅使用MOS管和电阻，不需要双极型晶体管以及其他类型的晶体管，结构简单，占用芯片的面积小，制造成本低，能够用于与数字电路兼容的标准CMOSエ艺中，提高了模拟电路与数字电路的兼容性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I是本专利技术实施例一的电压源电路的电路结构图；图2是本专利技术实施例ニ的电压源电路的电路结构图；图3是本专利技术实施例ニ的电压源电路的參考电压随温度的变化曲线示意图；图4是本专利技术实施例三的电压源电路的电路结构图。具体实施例方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。现有技术中，传统的电压源电路由MOS管、运放及三极管等部分构成，电路结构复杂，占用芯片面积较大，制造成本较高；并且，传统电压源电路无法与CMOS标准エ艺相兼容，在深亚微米エ艺不断发展的过程中，需要提高模拟电路与数字电路的兼容性。本专利技术实施例g在提供一种能够与CMOS标准エ艺兼容的电压源电路，以提高模拟电路与数字电路的兼容性，以满足深亚微米エ艺技术的要求。实施例一本专利技术实施例一提供一种电压源电路，如图I所示，为本专利技术实施例一的电压源电路的电路结构图。该电压源电路包括电流源电路101和參考电压输出级102，其中，电流源电路101由MOS管和电阻组成，且电流源电路101与电源Vdd相连并接地，电流源电路101用于提供与温度成正比的输出电流；參考电压输出级102包括第一 PMOS管M2，其源极与电源Vdd相连，栅极与电流源电路的输出端相连，漏极与第一 NMOS管Ml的漏极相连，用于将电流源电路101输出的输出电流镜像；第一NMOS管Ml，其源极接地，栅极与漏极相连，用于将第一PMOS管M2镜像后的输 出电流转换成输出电压。由图I可见，第一NMOS管Ml和第一PMOS管M2连接成ニ极管的形式，參考电压Vref可以由节点103输出。需要说明的是，本专利技术实施例一中的电流源电路可以是现有技术中任何仅由MOS管和电阻组成并且其输出电流与温度成正比的电流源电路；电流源电路101中可以包括连接成共源共栅电流镜形式的MOS管，共源共栅的MOS管起到电流镜的作用，保证电流源电路的各支路的电流相等或成一定比例。其中，第一 PMOS管M2的栅极可以与该电流镜的共用栅极连接。如果电流源电路中使用运放，会造成电压源电路结构复杂，同时会消耗较大的功耗，无法满足集成电路结构简单的要求；另外，一些电流源电路中使用三极管，但在与数字电路兼容的标准CMOSエ艺中，无法制作出高性能的三极管，所以，很多高性能电流源需要在BiCMOSエ艺下实现，这就大大提高了芯片的制造成本，降低了模拟电路与数字电路的兼容性。然而，本专利技术实施例一的电压源电路仅使用MOS管和电阻，使得电压源电路的结构简単，占用芯片面积小；同时，降低了芯片的制造成本，提高了模拟电路与数字电路的兼容性。 实施例ニ本专利技术实施例ニ提供一种电压源电路，如图2所示，为本专利技术实施例ニ的电压源电路的电路结构图。该电压源电路包括电流源电路201和參考电压输出级202，其中，參考电压输出级202包括第一 NMOS管Ml，源极接地，栅极与漏极相连；第一 PMOS管M2，源极与电源Vdd相连，栅极与电流源电路的输出端(节点203)相连，漏极与第一 NMOS管Ml的漏极相连；本专利技术实施例ニ的电压源电路中的电流源电路201包括第二 NMOS管M3、第三NMOS管M4、第二 PMOS管M5、第三PMOS管M6以及补偿电阻R，其中，第二 NMOS管M3的源极接地，栅极与漏极相连；第三NMOS管M4的源极通过补偿电阻R接地，栅极与第二 NMOS管M3的栅极相连；第二 PMOS管M5的源极接电源Vdd，漏极与第二 NMOS管M3的漏极相连；第三PMOS管M6的源极接电源Vdd，栅极与第二 PMOS管M5的栅极相连，并构成电流源电路201的输出端203，漏极与第三NMOS管M4的漏极相连，且其栅极与漏极相连。具体地，补偿电阻R可以为可变电阻，如滑线变阻器，也可以为固定电阻。具体地，第二本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：赵喆，陈岚，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：