电感元件、内置有该元件的印刷电路板及电感元件的制造方法技术

本发明专利技术提供电感元件、内置有该元件的印刷电路板及电感元件的制造方法。电感元件由交替层叠的线圈层和树脂绝缘层形成。该电感元件内置于印刷电路板的芯基板。

【技术实现步骤摘要】

本专利技术涉及电感元件、内置有该元件的印刷电路板及用于内置在印刷电路板中的电感元件的制造方法。
技术介绍
在专利文献I中，在多层基板的多个层形成有螺旋状的图案。而且，存在于不同的层的螺旋状的图案相连接。专利文献I :日本特开2009-16504号公报 在专利文献I的技术中，为了增大电感，考虑增加螺旋状的图案的层数。在这种情况下，介于相邻的螺旋状的图案之间的绝缘层的层数会与螺旋状的图案的层数一同增多。因此，印刷电路板会变厚。另外，对于层数较少的印刷电路板，可能在印刷电路板中没有形成足够层数的螺旋状的图案。在这种情况下，认为无法得到目标的电感。
技术实现思路
本专利技术的目的在于提供一种即使内置有电感元件也较薄的印刷电路板。另一目的在于提供一种即使印刷电路板较薄也内置有具有充分的电感的电感元件的印刷电路板。又一目的在于提供一种用于内置在印刷电路板中的电感元件。本专利技术的第I观点的电路板包括基材；叠合层，其形成于该基材上，由交替层叠导体层和绝缘层而成；电感元件，其收容在上述基材的内部，具有第2绝缘层和形成于该第2绝缘层上的第2导体图案；其中，在上述电感元件的厚度方向上的截面的面积为SI、该截面中的上述第2导体图案的截面的面积之和为P1、上述基材和上述叠合层的厚度方向上的截面的面积为S2、该截面中的上述导体层的截面的面积之和为P2时，P1/S1大于P2/S2。本专利技术的第2观点的电路板的制造方法包括以下步骤准备具有第2绝缘层和形成于该第2绝缘层上的第2导体图案的电感元件；准备基材；将上述电感元件收容在该基材的内部；在上述基材上形成由交替层叠导体层和绝缘层而成的叠合层；在上述电感元件的厚度方向上的截面的面积为SI、该截面中的上述第2导体图案的截面的面积之和为P1、上述基材和上述叠合层的厚度方向上的截面的面积为S2、该截面中的上述导体层的截面的面积之和为P2时，P1/S1大于P2/S2。本专利技术的第3观点的印刷电路板包括芯基板，其具有用于内置电感元件的开口，并具有第I面和该第I面的相反侧的第2面；电感元件，其收容在上述开口中；填充树脂，其填充于上述芯基板的开口的侧壁和上述电感元件之间的间隙；第I叠合层，其形成于上述芯基板的第I面和上述电感元件上。而且，上述电感元件由以布线图案的方式形成于I个平面的至少I层线圈层、形成在该线圈层上的至少I层树脂绝缘层、形成在该树脂绝缘层上的电极、及形成于上述树脂绝缘层且将上述线圈层和上述电极连接起来的导通孔导体形成，上述电感元件以上述电极朝向上述芯基板的第I面的方式收容在上述开口中，上述第I叠合层具有形成在上述芯基板的第I面和上述电感元件上的第I层间树脂绝缘层、该第I层间树脂绝缘层上的上侧的导体层、及将该上侧的导体层和上述电极连接起来的连接导通孔导体。本专利技术的第4观点的电感元件的制造方法包括以下步骤在支承板上形成最下层的树脂绝缘层；在上述最下层的树脂绝缘层上形成由布线图案形成的线圈层；在上述线圈层和上述最下层的树脂绝缘层上形成第2树脂绝缘层；在上述第2树脂绝缘层上形成到达上述线圈层的导通孔导体用的开口 ；在上述第2树脂绝缘层上形成电极；在上述导通孔导体用的开口形成将上述电极和上述线圈层连接起来的导通孔导体；将上述支承体和上述最下层的树脂绝缘层分离。附图说明图I是本专利技术的第I实施方式的电路板的剖视图。图2是电感元件的剖视图。图3是构成电感元件的导体图案的立体图。图4是构成电感元件的导体图案的立体图。图5是构成电感元件的导体图案的立体图。图6是用于说明电感元件的制造方法的图。图7是用于说明电感元件的制造方法的图。图8是用于说明电感元件的制造方法的图。图9是用于说明电感元件的制造方法的图。图10是用于说明电感元件的制造方法的图。图11是用于说明电感元件的制造方法的图。图12是用于说明电感元件的制造方法的图。图13是用于说明电路板的制造方法的图。图14是用于说明电路板的制造方法的图。图15是用于说明电路板的制造方法的图。图16是用于说明电路板的制造方法的图。图17是用于说明电路板的制造方法的图。图18是用于说明电路板的制造方法的图。图19是用于说明电路板的制造方法的图。图20是用于说明电路板的制造方法的图。图21是用于说明电路板的制造方法的图。图22是用于说明电路板的制造方法的图。图23是用于说明电路板的制造方法的图。图24是用于说明电路板的制造方法的图。图25是用于说明电路板的制造方法的图。图26是用于说明电路板的制造方法的图。图27是用于说明电路板的制造方法的图。图28是用于说明电路板的制造方法的图。图29是用于说明电路板的制造方法的图。图30是用于说明电路板的制造方法的图。图31是用于说明电路板的变形例的图。图32是本专利技术的第2实施方式的印刷电路板的剖视图。图33是第2实施方式的电感元件的剖视图。图34是表示第2实施方式的电感元件的各线圈层的俯视图。图35是表示第2实施方式的电感元件的制造方法的工序图。图36是表示第2实施方式的电感元件的制造方法的工序图。 图37是表示第2实施方式的电感元件的制造方法的工序图。图38是表示第2实施方式的电感元件的制造方法的工序图。图39是表示第2实施方式的电感元件的制造方法的工序图。图40是表示第2实施方式的电感元件的制造方法的工序图。图41是表示第2实施方式的印刷电路板的制造方法的工序图。图42是表示第2实施方式的印刷电路板的制造方法的工序图。图43是表示第2实施方式的印刷电路板的制造方法的工序图。图44是表示第2实施方式的印刷电路板的制造方法的工序图。图45是表示第2实施方式的印刷电路板的制造方法的工序图。图46是表示第2实施方式的第I改变例的电感元件的制造方法的工序图。图47是表示第2实施方式的第I改变例的电感元件的制造方法的工序图。图48是表示第2实施方式的第I改变例的电感元件的制造方法的工序图。图49是表示第2实施方式的第I改变例的电感元件的制造方法的工序图。图50是表示第2实施方式的第I改变例的电感元件的制造方法的工序图。图51是表示第2实施方式的第I改变例的电感元件的制造方法的工序图。图52是本专利技术的第2实施方式的第2改变例的印刷电路板的剖视图。图53是本专利技术的第3实施方式的印刷电路板的剖视图。图54是本专利技术的第4实施方式的印刷电路板的剖视图。图55是表不另一例子的层叠线圈的各线圈层的俯视图。图56是本专利技术的第5实施方式的印刷电路板的剖视图。图57是表示层叠线圈的最上层和最下层的线圈层的俯视图。图58表示层叠线圈的最上层的线圈层、连接布线和共用电极。图59是表示层叠线圈的线圈层俯视图。图60是本专利技术的第6实施方式的印刷电路板的剖视图。图61是本专利技术的第7实施方式的印刷电路板的剖视图及线圈层的俯视图。具体实施例方式下面，参照附图说明本专利技术的第I实施方式。另外，在说明中使用由相互正交的X轴、Y轴及Z轴构成的坐标系。另外，第I实施方式的截面是通过以与XY平面垂直的任意平面剖切包含电感器的部位而得到的面。图I是第I实施方式的电路板(印刷电路板)10的XZ剖视图。芯基板20A由具有第I面F和该第I面的相反侧的第2面S的绝缘性基材(基材)20、形成于绝缘性基材20的第I面F上的第I叠合层11、及形成于绝缘性基材20的第2面S上的第2叠合层12构成。第本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.02.18 JP 2011-034022;2011.10.31 JP 2011-239301.一种电路板，该电路板包括 基材； 叠合层，其形成于该基材上，由交替层叠导体层和绝缘层而成； 电感元件，其收容在上述基材的内部，具有第2绝缘层和形成于该第2绝缘层的第2导体图案；其中， 在上述电感元件的厚度方向上的截面的面积为SI、该截面中的上述第2导体图案的截面的面积之和为PU上述基材和上述叠合层的厚度方向上的截面的面积为S2、该截面中的上述导体层的截面的面积之和为P2时，P1/S1大于P2/S2。2.根据权利要求I所述的电路板，其中， 上述P1/S1与上述P2/S2的比为2 3。3.根据权利要求I或2所述的电路板，其中， 上述P1/S1的值为O. 6 O. 9。4.根据权利要求I所述的电路板，其中， 上述第2导体图案的厚度大于上述导体层的厚度。5.根据权利要求I所述的电路板，其中， 上述电感元件的第2导体图案与上述叠合层的导体层通过多个导通孔导体相连接。6.根据权利要求I所述的电路板，其中， 形成上述电感元件的多个第2导体图案构成彼此并列连接的电感体。7.根据权利要求I所述的电路板，其中， 在上述基材的内部设有片状电容器。8.根据权利要求7所述的电路板，其中， 上述电感元件和上述片状电容器电连接。9.一种电路板的制造方法，该电路板是权利要求I所述的电路板，其中， 该电路板的制造方法包括以下步骤 准备具有第2绝缘层和形成于该第2绝缘层上的第2导体图案的电感元件； 准备基材； 将上述电感元件收容在该基材的内部； 在上述基材上形成由交替层叠导体层和绝缘层而成的叠合层； 在该电路板的制造方法中，在上述电感元件的厚度方向上的截面的面积为SI、该截面中的上述第2导体图案的截面的面积之和为P1、上述基材和上述叠合层的厚度方向上的截面的面积为S2、该截面中的上述导体层的截面的面积之和为P2时，P1/S1大于P2/S2。10.一种印刷电路板,该印刷电路板包括 芯基板，其具有用于内置电感元件的开口，并具有第I面和该第I面的相反侧的第2面； 电感元件，其收容在上述开口中； 填充树脂，其填充于上述芯基板的开口的侧壁和上述电感元件之间的间隙； 第I叠合层，其形成于上述芯基板的第I面和上述电感元件；其中， 上述电感元件由以布线图案的方式形成于I个平面的至少I层线圈层、形成在该线圈层上的至少I层树脂绝缘层、...

【专利技术属性】
技术研发人员：真野靖彦，加藤忍，苅谷隆，
申请(专利权)人：揖斐电株式会社，
类型：发明
国别省市：