为了解决在等离子体CVD法的膜生成的初始阶段中，难以形成结晶度优异的硅层的问题，提供一种半导体器件，包括：基板；结晶硅层；包含氧化钛作为主要成分的氧化钛层；和与所述结晶硅层电连接的一对电极，其中：所述氧化钛层和所述结晶硅层是从基板侧起按照所描述的顺序在基板上形成的；所述氧化钛层和所述结晶硅层被形成为相互接触。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及包括作为活性层的晶体硅层的。
技术介绍
作为用在有源矩阵显示装置中的半导体器件，包括作为活性层的晶体硅膜的薄膜晶体管已引起注意。与非晶硅膜相比，晶体硅膜具有更好的电气特性，可以形成更大的尺寸。此外，晶体硅膜对电流应力的抵抗力高，从而具有在长时间段驱动半导体器件之后观察到的阈值电压(Vth)的偏移小的优点。不过，与用快速热退火(RTA)法或者激光退火法形成的晶体硅膜相比，紧接在沉积硅膜之后，用诸如等离子体化学气相沉积(VCD)法之类的气相生长法形成的晶体硅膜的结晶度低。于是，其载流子迁移率相对地小。于是，提高结晶度，即，提高晶体硅膜中的晶体的比例一直是待解决的任务。作为另一种晶体半导体器件，可例示的还有光伏器件和光传感器。在光伏器件的层结构(configuration)中，已知i型层的结晶度是提高光电转换效率的重要因素。同样，为了特别增大生产量，期望紧接在通过等离子体CVD法沉积膜之后的时间形成结晶度优异的娃膜。H. KakinumaCJ. A. P 70(12)15，Dec, 1991P. 7374)报告了 在用等离子体 CVD 法形成的晶体硅膜中，在所述膜的上部中进行结晶化，不过在其下部仍然存在非晶形。这表示在等离子体CVD法的膜生长的初始阶段中，难以形成结晶度优异的硅层。
技术实现思路
技术问题结晶度是影响晶体硅半导体器件的特性的因素，随着结晶度变得更高，电气特性得到改善。通常，在诸如薄膜晶体管或光伏器件的半导体器件中，结晶度的提高直接有助于其特性改善。于是，本专利技术的目的是提供一种具有优异的结晶度和电气特性的结晶硅。技术手段为了解决上述问题，本专利技术提供一种半导体器件，包括基板，结晶硅层，包含氧化钛作为主要成分的氧化钛层，和与所述结晶硅层电连接的一对电极；其中所述氧化钛层和所述结晶硅层是从基板侧起按照所描述的顺序在基板上形成的，所述氧化钛层和所述结晶硅层是相互接触地形成的。本专利技术还提供半导体器件的制造方法，包括形成包含氧化钛作为主要成分的氧 化钛层，和利用气相生长法形成结晶硅层，所述结晶硅层是与氧化钛层接触地形成的。本专利技术的有益效果按照本专利技术，能够提供具有优异的结晶度和电气特性的结晶硅半导体器件及其制造方 法。附图说明图1A、1B、1C和ID是分别示出按照本专利技术的半导体器件的示意截面图。图2是作为按照本专利技术的半导体器件的光伏器件的示意截面图。图3A和3B分别是作为按照本专利技术的半导体器件的光传感器的示意截面图和示意平面图。图4是表示用Raman光谱法获得的硅层的光谱的曲线图。具体实施例方式下面参考附图描述按照本专利技术的优选实施例。图IA示出作为按照本专利技术的实施例的半导体器件的典型例子的顶栅交错型薄膜晶体管(TFT)的示意截面图。在图IA中，顶栅交错型TFT包括玻璃基板101，及形成于玻璃基板101上的由金属构成的源电极和漏电极层102。此外，顶栅交错型TFT包括由含杂质的半导体层103形成的欧姆接触层。在由金属构成的源电极和漏电极层102下面形成氧化钛层104。借助层叠和图案化，按岛状形成源电极和漏电极层102,以及含杂质的半导体层103。于是,暴露一部分的氧化钛层104。氧化钛层104可包含不同于氧化钛的材料，不过优选包含氧化钛作为主要成分。在氧化钛层104上形成结晶硅层105。结晶硅层105被形成为在玻璃基板侧与氧化钛层104接触，并且被形成为在玻璃基板侧与源电极和漏电极层102欧姆接触。在按照本专利技术的半导体器件中，结晶硅层被定义为这样的硅层，在所述硅层中，在可想到的娃层配置之中，利用Raman光谱法在52001^1处观察到Raman位移，并且特别地，晶体的体积分数(volume fraction)等于或大于20%。在本专利技术中，如果晶体的体积分数小于20%，那么即使在520CHT1处观察到Raman位移，该硅层也被定义为非结晶(non-crystalline)娃层。如果在52001^1处未观察到Raman位移,那么该娃层被定义为非晶(amorphous)硅层。注意，在非晶硅层中，也存在短程内具有与结晶硅类似的结构的区域。图4表示按照本专利技术的硅层的典型光谱，该光谱是利用Raman光谱法获得的。实线表示测得的光谱，虚线表示通过解析测得的光谱而获得的光谱。在图4中，出现在520CHT1处的Raman位移代表娃的结晶相，出现在δΟΟαιΓ1处的Raman位移代表娃的中间相，而出现在48001^1处的Raman位移代表娃的非晶相。可以依据以下表达式，利用每一相的Raman位移的峰值强度I计算体积分数体积分数=(1结晶相+I中间相)/(1结晶相+I中间相+I非晶相)。在本专利技术中，结晶硅层105最好在膜中具有高体积分数，S卩，高比例的晶体。按照通过利用Raman光谱法评估薄膜半导体而获得的结果，在晶体的体积分数等于或大于20%的膜之中，晶体的体积分数等于或大于40%的膜是特别优选的。至于用于形成结晶硅层的方法，优选采用通过交替地重复沉积硅层的步骤和施加氢等离子体的步骤来沉积硅层的方法。对于根据下面描述的实施例的其它半导体器件来说，同样如此。在本实施例中，主要利用CVD法，在氧化钛层104上形成充当活性层的结晶硅层105。这里，发现即使在相同的条件下形成硅层，与在玻璃基板(SiO2)上或者在其它金属氧化物上形成的硅层相比，在氧化钛层104上形成的硅层也具有极好的结晶度。此外，氧化钛层104不仅提高在沟道的背面侧的结晶硅层105的结晶度，而且提高堆叠在含杂质的半导体层103上的结晶硅层105的结晶度，从而，图IB中示出的结构也可为优选的。在图IB中，顶栅交错型TFT包括玻璃基板101，由金属构成的源电极和漏电极层102，和含杂质的半导体层103。类似于图1A，借助层叠和图案化，按岛状形成源电极和漏电极层102，及含杂质的半导体层103。此外，顶栅交错型TFT包括氧化钛层104。氧化钛层104形成于玻璃基板101之上，以及形成于通过图案化而获得的岛状含杂质的半导体层103之上。这里，要求含杂质的半导体层103具有与结晶硅层105的电接触。于是，采用涉及把氧化钛层104制成薄膜，或者通过部分暴露含杂质的半导体层103的方法，从而形成直接相互接触的含杂质的半导体层103和结晶硅层105。在图IA和IB中，顶栅交错型TFT还包括栅极绝缘层106。栅极绝缘层106优选由氮化硅(SiNx)等构成，提供通过层叠形成的栅电极层107和结晶硅层105之间的电绝缘。为了使结晶硅层105的侧面绝缘，可以按两层结构形成栅极绝缘层106。借助图案化，在栅极绝缘层106上形成具有期望形状的栅电极层107。图IC示出作为半导体器件的另一个例子的底栅反向交错型TFT的示意截面图。在图IC中，从图IC的下侧起，底栅反向交错型TFT依次包括玻璃基板101，栅电极层107和栅极绝缘层106。通过图案化，以期望的形状形成栅电极层107，随后把栅极绝缘层106堆叠在栅电极层107上。此外，底栅反向交错型TFT包括由金属构成的源电极层102和漏电极层102，和充当含杂质的半导体层103的欧姆接触层。借助层叠和图案化，按岛状形成源电极和漏电极层102，以及含杂质的半导体层103，所述层叠是在结晶硅层105上进行的。氧化钛层104被形成为具有本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：松田高一，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。