【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路中的干法刻蚀设备的反应腔。
技术介绍
干法刻蚀是半导体集成电路制造中一种常见的刻蚀方法，其原理是利用等离子体放电来去除硅片表面的材料。图1显示了一种现有的干法刻蚀设备的反应腔。在腔体10 之上为上部电极11，在腔体11之中有下部电极12，硅片13放置于下部电极12之上。通常采用C(碳)、SiC(碳化硅)、Si(硅)、石英(SiO2,氧化硅)等材料制造上部电极11。在真空环境的腔体10内通入反应气体，通过加射频电源形成等离子，等离子体去刻蚀吸附在下部电极的硅片，形成需要的图形。在干法刻蚀过程中，上部电极11周边会粘上许多生成物或颗粒111，造成硅片制品良率低下，所以需要定期清扫上部电极11。等离子体也刻蚀上部电极11，使它变薄，首先在中间部位产生凹陷处110，影响刻蚀速率和均勻性。到一定程度上部电极11还可能发生碎裂。所以必须定期更换上部电极11。随着硅片尺寸的增加，上部电极11的尺寸也被迫增大、变厚，对上部电极11的品质要求也越高，价格也会倍增。因此如何以最小成本使用上部电极11成为一项值得研究的问题。
技术实现思路
本专利技术所要...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：李顺义，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。