具有场板的半导体器件制造技术

描述了一种III-N器件，其具有III-N材料层，位于III-N材料层表面上的绝缘体层，位于绝缘体层的相对于III-N材料层的相反侧上的蚀刻停止层，以及位于蚀刻停止层相对于蚀刻停止层的相对于绝缘体层的相反侧上的电极限定层。凹陷形成在电极限定层中。电极形成在凹陷中。绝缘体能够具有精确控制的厚度，尤其是在电极和III-N材料层之间。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体电子器件，具体地涉及具有场板的器件。
技术介绍
迄今为止，包括诸如功率MOSFET和绝缘栅双极晶体管(IGBT)的器件的现代功率半导体器件已经通常利用硅(Si)半导体材料来制作。最近，由于碳化硅(SiC)的优异性质而对碳化硅(SiC)功率器件进行了研究。III族氮化物(III-N)半导体器件现在作为承载大电流并且支持高电压并且提供非常低的导通电阻、高电压器件操作以及快速切换时间的候选者而受到了很大关注。图1中所示的通常的III-N高电子迁移率晶体管(HEMT)包括衬底10、位于衬底顶上的诸如GaN层的沟道层11、以及位于沟道层顶上的诸如Alx(;ai_xN的阻挡层12。二维电子气QDEG)沟道19被诱导在沟道层11中且在沟道层11和阻挡层12 之间的界面附近。源电极14和漏电极15分别形成与2DEG沟道的欧姆接触。栅极16调制位于栅极区域中、即，位于栅极16正下方的2DEG的部分。在III-N器件中通常使用场板来以这种方式对器件的高电场区域中的电场进行整形，使得减少了峰值电场并且增加了器件击穿电压，从而允许更高电压操作。在图2中示出了具有场板的III-N HEMT的示例。除了图1的器件中包括的层之外，图2中的器件包括连接到栅极16的场板18 ；以及在场板和阻挡层12之间的、诸如SiN层的绝缘体层13。场板18可以包括与栅极16相同的材料或者由与栅极16相同的材料形成。绝缘体层13可以用作表面钝化层，阻止或者抑制与绝缘体层13相邻的III-N材料的表面处的电压波动。斜场板已经显示出了对于在III-N器件中减少峰值电场并且增加击穿电压是特别有效的。在图3中示出了类似于图2的III-N器件，但是其具有斜场板观。在该器件中， 栅极16和斜场板观由单个电极四形成。可以是SiN的绝缘体层23包含至少部分地限定电极四的形状的凹陷。在此，绝缘体层23将被称为“电极限定层23”。电极限定层23还可以作为表面钝化层，阻止或者抑制与电极限定层23相邻的III-N材料的表面处的电压波动。该器件中的栅极16和斜场板观可以通过下述方式来形成首先在阻挡层12的整个表面上沉积电极限定层23，然后在包含栅极16的区域中蚀刻穿过电极限定层23的凹陷，并且最终至少在该凹陷中沉积电极四。在使用III-N器件的很多应用中，例如，在高功率和高电压应用中，可以有利的是，包括位于栅极16和下面的III-N层之间的栅极绝缘体以便于防止栅极泄漏。在图4中示出了具有斜场板和栅极绝缘体的器件。该器件可以通过略微修改用于图3中的器件的工艺来实现。对于图4中的器件，电极限定层23中的凹陷仅被部分地蚀刻穿过该层(而不是整体穿过该层)，之后沉积电极四。在该器件中，位于栅极16和下面的III-N层之间的电极限定层23的部分用作栅极绝缘体。
技术实现思路
在一方面，描述了一种III-N器件，其包括III-N材料层；绝缘体层，其位于III-N材料层的表面上；蚀刻停止层，其位于绝缘体层的相对于III-N材料层的相反侧上；电极限定层，其位于蚀刻停止层的相对于蚀刻停止层的相对于绝缘体层的相反侧上；以及电极。凹陷形成在电极限定层中并且电极形成在凹陷中。对于这里描述的所有器件，可应用下面所述中的一个或多个。电极可以包括场板。 场板可以是斜场板。电极限定层中的凹陷的一部分可以具有成角度的壁，该成角度的壁的至少一部分相对于蚀刻停止层的主表面成非垂直角度，该成角度的壁限定斜场板。非垂直角度可以处于大约5度和85度之间。绝缘体层可以是钝化层。绝缘体层可以由氧化物或者氮化物形成。绝缘体层可以是大约2-50纳米厚。绝缘体层可以具有大约0.8-40毫法 /平方米的每单位面积电容。电极限定层可以由氧化物或者氮化物形成。电极限定层可以为至少大约100纳米厚。绝缘体层和电极限定层的组合厚度能够足以基本上抑制分散 (dispersion)。蚀刻停止层的厚度可以为大约1和15纳米之间。蚀刻停止层可以由氮化铝形成。电极限定层和蚀刻停止层可以由不同材料形成。蚀刻停止层和绝缘体层可以由不同材料形成。凹陷可以形成在蚀刻停止层中。在一些实施中，III-N器件是二极管。该二极管可以包括下述特征中的一个或多个。凹陷可以形成在绝缘体层中。III-N材料层的第一部分可以具有第一组成并且III-N材料层的第二部分可以具有第二组成，其中第一组成和第二组成之间的差异形成了 III-N材料层中的2DEG沟道。二极管可以包括阴极，其中电极的一部分是阳极，该阳极形成与III-N 材料层的实质性肖特基接触，并且阴极与2DEG沟道电接触。凹陷可以延伸到III-N材料层中并且电极处于III-N材料层中的凹陷的一部分中。凹陷可以延伸穿过2DEG沟道。器件的第一区域的阈值可以大于大约-15V，其中第一区域包括位于阳极区域和阴极之间并且与阳极区域相邻的器件的部分。绝缘体层的厚度可以足以防止大于大约10微安/毫米的泄漏电流在器件操作期间通过绝缘体层。电极可以是阳极电极并且器件可以进一步包括阴极。在一些实施中，器件是HEMT。HEMT可以包括下述特征中的一个或多个。III-N材料层的第一部分可以具有第一组成并且III-N材料层的第二部分可以具有第二组成，其中第一组成和第二组成之间的差异形成III-N材料层中的2DEG沟道。器件可以包括源极和漏极，其中电极的一部分是栅极，并且源极和漏极与2DEG沟道电接触。器件阈值电压可以大于大约-30V。绝缘体层的厚度可以被选择为器件阈值电压大于大约-30V。绝缘体层的厚度可以足以防止大于大约100微安的泄漏电流在器件操作期间通过绝缘体层。电极可以是栅极电极并且器件可以进一步包括源极和漏极。器件可以是FET，其中当以大约800V或更少的源极-漏极偏置将器件从截止状态切换到导通状态时测量的动态导通电阻等于或小于DC导通电阻的1.4倍。这里描述的任何器件可以包括多个场板。具有多个场板的器件可以包括下述特征。电极限定层和蚀刻停止层可以是第一电极限定层和第一蚀刻停止层，器件可以进一步包括第一电极限定层的相对于第一蚀刻停止层的相反侧上的堆叠，其中该堆叠包括第二蚀刻停止层和第二电极限定层。凹陷可以形成在堆叠中，并且电极的一部分覆在该堆叠上。第二绝缘体层可以位于第一电极限定层和第二蚀刻停止层之间。器件可以包括第二电极，其中第二凹陷形成在第二电极限定层中和第二蚀刻停止层中，并且第二电极可以形成在第二凹陷中。第二电极可以电连接到第一电极。器件可以包括多个堆叠，其中凹陷形成在每个堆叠中，并且电极形成在每个凹陷中。器件可以是增强模式器件或者耗尽模式器件。6在另一方面，描述了一种形成III-N器件的方法。该方法包括将绝缘体层施加到 III-N材料层的表面上。在施加绝缘体层之后，将蚀刻停止层施加在绝缘体层上。在施加蚀刻停止层之后，将电极限定层施加在蚀刻停止层上。蚀刻电极限定层以形成凹陷，其中通过不垂直于蚀刻停止层的表面的壁来至少部分地限定凹陷。蚀刻步骤使用具有选择性从而以比蚀刻蚀刻停止层更快的速率蚀刻电极限定层的蚀刻剂。导电材料沉积在凹陷中和电极限定层的暴露部分上。该方法的一个或多个实施可以包括下述特征中的一个或多个。该方法可以包括蚀刻蚀刻停止层以将电极限定层中的凹陷延伸到绝缘体层。蚀刻蚀刻停止层可以包括湿法蚀本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：储荣明，罗伯特·科菲，
申请(专利权)人：特兰斯夫公司，
类型：发明
国别省市：