本发明专利技术提供了闪存单元结构以及闪存装置。根据本发明专利技术的闪存单元结构包括：L形ONO结构、布置在L形ONO结构的直角内侧的控制栅极多晶硅、布置在控制栅极多晶硅的相对于所述L形ONO结构的另一侧的二氧化硅区域、布置在二氧化硅区域的相对于控制栅极多晶硅的另一侧的字线多晶硅、以及布置在L形ONO结构的相对于控制栅极多晶硅的另一侧的位线。本发明专利技术提出一种新型的闪存单元结构以及闪存装置，充分利用硅衬底垂直方向的尺寸，实现L形的沟道，利用ONO结构作为存储材料，可以完成读、写、搽写的操作。与传统闪存器件相比，器件沟道的主要部分位于硅衬底垂直方向，这样可以更有利于缩减器件尺寸，增加器件集成密度。
【技术实现步骤摘要】
本专利技术涉及半导体领域，更具体地说，本专利技术涉及一种闪存单元结构以及采用了该闪存单元结构的闪存装置。
技术介绍
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器。闪存的运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。随着消费电子产品和商用电子产品等的进步，为了实现消费电子产品和商用电子产品的小型化和便携性，希望其中的存储装置能够进一步小型化，即对于闪存装置，希望能够缩减器件尺寸、增加器件集成密度。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种有利于缩减器件尺寸、增加器件集成密度的闪存单元结构以及采用了该闪存单元结构的闪存装置。根据本专利技术的第一方面，提供了一种一种闪存单元结构，其包括L形ONO结构、布置在所述L形ONO结构的直角内侧的控制栅极多晶硅、布置在所述控制栅极多晶硅的相对于所述L形ONO结构的另一侧的二氧化硅区域、布置在所述二氧化硅区域的相对于所述控制栅极多晶硅的另一侧的字线多晶硅、以及布置在所述L形ONO结构的相对于所述控制栅极多晶硅的另一侧的位线。优选地，所述闪存单元结构与字线多晶硅侧的另一闪存单元结构共用字线多晶硅。优选地，所述闪存单元结构与所述另一闪存单元结构相对于所述共用的字线多晶硅的对称轴对称布置。优选地，在对所述闪存单元结构进行擦除时，使位线悬浮，对控制栅极多晶硅加-8V的电压，对所述闪存单元结构所在的衬底加8V的电压。优选地，在对所述闪存单元结构进行编程时，对位线加5V的电压，对控制栅极多晶硅加8V的电压，对所述闪存单元结构所在的衬底加OV的电压，对字线多晶硅加I. 5V的电压。优选地，在对所述闪存单元结构进行读取时，对位线加IV的电压，对控制栅极多晶硅加OV的电压，对所述闪存单元结构所在的衬底加OV的电压，对字线多晶硅加3V的电压。优选地，在对所述闪存单元结构进行编程时，对所述另一闪存单元结构的位线加大小等于Vdp的电压，对所述另一闪存单元结构的控制栅极多晶硅2加5V的电压。优选地，在对所述闪存单元结构进行读取时，对所述另一闪存单元结构的位线加 OV的电压，对所述另一闪存单元结构的控制栅极多晶硅加5V的电压。根据本专利技术的第二方面，提供了一种采用了根据本专利技术第一方面所述的闪存单元结构的闪存装置。本专利技术提出一种新型的闪存单元结构以及闪存装置，充分利用硅衬底垂直方向的尺寸，实现“L”形的沟道，利用ONO结构作为存储材料，可以完成读、写、搽写的操作。与传统闪存器件相比，器件沟道的主要部分位于硅衬底垂直方向，这样可以更有利于缩减器件尺寸，增加器件集成密度。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据本专利技术实施例的闪存单元结构。图2示意性地示出了根据本专利技术另一实施例的闪存单元结构。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施例方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图I示意性地示出了根据本专利技术实施例的闪存单元结构。如图I所示，根据本专利技术实施例的闪存单元结构包括L形 0勵((^1(16-祖丨1^(16-(^1(16，二氧化硅/氮化硅/二氧化硅)结构I、布置在L形ONO结构I 的直角内侧的控制栅极多晶硅2、布置在控制栅极多晶硅2的相对于L形ONO结构I的另一侧的二氧化硅区域3、布置在二氧化硅区域3的相对于控制栅极多晶硅2的另一侧的字线多晶硅4、以及布置在L形ONO结构I的相对于控制栅极多晶硅2的另一侧的位线5。更进一步地，在对图I所示的根据本专利技术实施例的闪存单元结构进行擦除时，使位线5悬浮，对控制栅极多晶硅2加-8V的电压，对闪存单元结构所在的衬底加8V的电压。在对图I所示的根据本专利技术实施例的闪存单元结构进行编程时，对位线5加5V的电压，对控制栅极多晶硅2加8V的电压，对闪存单元结构所在的衬底加OV的电压，对字线多晶硅4加1.5V的电压。在对图I所示的根据本专利技术实施例的闪存单元结构进行读取时，对位线5加IV的电压，对控制栅极多晶硅2加OV的电压，对闪存单元结构所在的衬底加OV的电压，对字线多晶硅4加3V的电压。进一步地，图2示意性地示出了根据本专利技术另一实施例的闪存单元结构。如图2所示，优选地，上述闪存单元结构与字线多晶硅侧的另一闪存单元结构共用字线多晶硅。并且，优选地，如图2所示，所述闪存单元结构与所述另一闪存单元结构相对于所述共用的字线多晶硅的对称轴A-A对称布置。由此，所述共用的字线多晶硅的对称轴A-A 也是所述闪存单元结构与所述另一闪存单元结构的对称轴。对于图2所示的根据本专利技术另一实施例的闪存单元结构，类似地，在对图2所示的闪存单元结构进行擦除时，使所述闪存单元结构与所述另一闪存单元结构的位线5悬浮， 对所述闪存单元结构与所述另一闪存单元结构的控制栅极多晶硅2都加-8V的电压，对所述闪存单元结构与所述另一闪存单元结构所在的衬底都加8V的电压。在对图2所示的根据本专利技术另一实施例的闪存单元结构中的一个闪存单元结构进行编程时，对于编程的闪存单元结构，对位线5加5V的电压，对控制栅极多晶硅2加8V 的电压，对闪存单元结构所在的衬底加OV的电压，对字线多晶硅4加I. 5V的电压。而对于与编程的闪存单元结构的相邻的闪存单元结构，对位线加大小等于Vdp (Vdp是保持编程时恒电流的位线的电压，会自动调节大小)的电压，对控制栅极多晶硅加5V的电压。在对图2所示的根据本专利技术另一实施例的闪存单元结构中的一个闪存单元结构进行读取时，对于所读取的闪存单元结构，对位线5加IV的电压，对控制栅极多晶硅2加OV 的电压，对闪存单元结构所在的衬底加OV的电压，对字线多晶硅4加3V的电压。而对于与所读取的闪存单元结构相邻的闪存单元结构，对位线加OV的电压，对控制栅极多晶硅加5V 的电压。根据本专利技术的另一实施例，本专利技术还提供一种采用了上述图I所示或图2所示的闪存单元结构的闪存装置。可以理解的是，虽然本专利技术已以较佳实施例披露如上，然而上述实施例并非用以限定本专利技术。对于任何熟悉本领域的技术人员而言，在不脱离本专利技术技术方案范围情况下， 都可利用上述揭示的
技术实现思路
对本专利技术技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本专利技术技术方案的内容，依据本专利技术的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本专利技术技术方案保护的范围内。权利要求1.一种闪存单元结构，其特征在于包括L形ONO结构、布置在所述L形ONO结构的直角内侧的控制栅极多晶硅、布置在所述控制栅极多晶硅的相对于所述L形ONO本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：张雄，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。