具有垫连接的集成电路封装系统及其制造方法技术方案

本发明专利技术涉及具有垫连接的集成电路封装系统及其制造方法，该制造集成电路封装系统的方法包含：形成引脚，该引脚在引脚顶侧具有水平脊部；直接在该引脚顶侧上形成具有内垫和外垫的连接层，该内垫具有内垫底面；将集成电路装设至该内垫上方；在该集成电路、该内垫、及该外垫上方施加具有制模底面的制模化合物；以及直接在该制模底面及该内垫底面上施加介电质。

【技术实现步骤摘要】
具有垫连接的集成电路封装系统及其制造方法
本专利技术大体上系关于集成电路封装系统，且尤系关于用于具有连接的集成电路封装系统的系统。
技术介绍
现代的电子装置(例如智能型手机、个人数字助理、与位置相关的服务装置、企业级服务器、或企业级储存数组)将更多个集成电路组装至更小的实体体积内，并同时期待能减低成本。已发展出多种符合这些要求的科技。一些研发策略专注在新科技，但其它的研发策略则专注在改良现有和成熟的科技。针对现有科技的研发有各式各样不同的方向。消费性电子装置的要求使得在集成电路封装件中必需有更多个集成电路，但却又反常地在用于该增加的集成电路内容的系统中提供更少的实体空间。持续的成本降低又是另一项要求。一些技术主要是专注于将这些集成电路堆栈至单一封装件中。虽然这些方法在集成电路中提供更多种功能，然而，它们并没有完全针对较低的高度、较小的空间、及成本降低的要求。一种经证明可降低成本的方法是以现有的制造方法和设备，来使用成熟的封装科技。但反常的是，现有制造制程的再使用却通常无法降低封装件的尺寸。仍持续要求较低成本、较小尺寸、和更多种功能。因此，仍需要集成电路封装系统能具有较低成本、较小尺寸、和更多种功能。就改良集成和成本降低的持续增加的需求这方面来看，找到这些问题的答案变得非常重要。就持续增加的商业竞争压力、持续增长的消费者期待、并市场上针对有意义的产品差异性的消失机会等方面来看，找到这些问题的答案变得非常重要。此外，降低成本、改良效率和效能、及达到竞争压力等需求，对找到这些问题的答案的必要性增加更大的急迫性。长期以来一直寻找这些问题的解决方案，但习知的发展并没有教示或建议任何解决方案，因此，这些问题的解决方案仍困扰着本领域中的熟习技术者。
技术实现思路
本专利技术提供一种制造集成电路封装系统的方法，包含：形成引脚，该引脚在引脚顶侧具有水平脊部；直接在该引脚顶侧上形成具有内垫和外垫的连接层，该内垫具有内垫底面；将集成电路装设至该内垫上方；在该集成电路、该内垫、及该外垫上方施加具有制模底面的制模化合物；以及直接在该制模底面及该内垫底面上施加介电质。本专利技术提供一种集成电路封装系统，包含：引脚，其在引脚顶侧具有水平脊部；连接层，其具有直接在该引脚顶侧上的内垫和外垫，该内垫具有内垫底面；集成电路，在该内垫上方；制模化合物，具有制模底面且在该集成电路、该内垫、及该外垫上方；以及介电质，直接在该制模底面及该内垫底面上。本专利技术的特定实施例除了上述的步骤和组件外另具有其它步骤和组件、或另具有其它步骤和组件以取代上述的步骤和组件。本领域中熟习技术者在阅读接下来的详细描述、并参考附随的图式后，该步骤和组件将变得明显。附图说明图1是本专利技术的第一实施例中集成电路封装系统沿着图2的线1-1的剖面图。图2是该集成电路封装系统的下视图。图3是本专利技术在电镀制造阶段中该集成电路封装系统沿着图4的线3-3的剖面图。图4为在该电镀阶段中该集成电路封装系统的上视图。图5为在固定阶段中图3的结构。图6为在制模阶段中图5的结构。图7为在移除阶段中图6的结构。图8为在应用阶段中图7的结构。图9为本专利技术的第二实施例中集成电路封装系统的剖面图。图10为本专利技术的另一实施例中制造该集成电路封装系统的方法的流程图。具体实施方式以下实施例系充分详细描述以使熟悉本领域之技艺人士可制造及使用本专利技术，其它实施例依此揭露可明了而理解，而且其系统、制程或机构上的改变并未悖离本专利技术之范畴。于下列叙述中，系给定多个详细说明以提供本专利技术之完整了解，然而，该专利技术之实施为显而易见的则未有这些详细细节。为避免模糊本专利技术，一些已知的电路、系统结构及制程步骤未详细地揭露。同样地，本专利技术实施例该些图的显示系为概略的且未有比例，且特别地，一些尺寸为清楚呈现本专利技术系夸大地显示于图标中。另外，在多个实施例中揭露及描述某些共同特征，为清楚及容易说明、描述及理解，彼此相似及相同特征将一般以相同参考编号来描述。为说明的原因，在此使用的“水平(horizontal)”系定义为平行该集成电路的平面或表面，无论其定位；该“垂直(vertical)”名称系指垂直所定义的“水平”之方向，称“在…上面(above)”、“在…下面(below)”、“底部(bottom)”、“上方(top)”、“侧边”(如在“侧壁”)、“较高(higher)”、“较低(lower)”、“上面的(upper)”、“覆于…上(over)”以及“在…之下(under)”，系相对该水平平面而定义，称“在…上(on)”系指在组件间有直接接触，在此称“处理(processing)”系包含材料的设置、图案化、曝光、显影、蚀刻、清洁、注模，以及/或材料的移除或形成上述结构所需之要求，在此称“系统(system)”意指且系指依照上下文其系使用的本专利技术之方法及装置。现在参考图1，其显示本专利技术的第一实施例中集成电路封装系统100沿着图2的线1-1的剖面图。该集成电路封装系统100可包含多列四方形平面无引脚(QFN)封装件，其具有用于覆晶的绕线迹线及底屏蔽。该集成电路封装系统100可包含不带有底座(standoff)的四方平面无引脚锯带蚀刻(QFNs-se)封装件。该集成电路封装系统100可包含引脚102，该引脚102在该集成电路封装系统100及外部系统(未显示)之间提供电性连接。该引脚102可包含引脚底部104和相对于该引脚底部104或在该引脚底部104上方的引脚顶部106。该引脚102可包含引脚底侧108和相对于该引脚底侧108的引脚顶侧110。该引脚底侧108为该引脚底部104的底部分。该引脚顶侧110为该引脚顶部106的顶部分。该引脚102可包含介于该引脚底侧108和该引脚顶侧110之间的引脚非水平侧112。该引脚非水平侧112的平面可穿透该引脚底侧108和该引脚顶侧110的平面。该引脚102可包含水平脊部114，该水平脊部114为该引脚102的端部，从该引脚非水平侧112水平地沿伸。该水平脊部114可形成在该引脚顶侧110处。该水平脊部114可包含脊部下侧116和在该脊部下侧116上方的脊部上侧118。该脊部下侧116可包含曲面。该脊部上侧118可包含平面。该集成电路封装系统100可包含导电层120，该导电层120在该引脚102和外部系统之间提供电性连接。该导电层120可连接或固定至该引脚102。该导电层120可直接形成在该引脚底侧108上。该集成电路封装系统100可包含介电质122，该介电质122保护一部分该引脚102。该介电质122可包含绝缘材料，该绝缘材料包含钝化件、防焊件、树脂、或底胶。该介电质122可将该引脚102电性隔离于另一个该引脚102。该介电质122可形成围绕该水平脊部114。该介电质122可直接形成在该脊部下侧116上。该介电质122可形成围绕该引脚102的该引脚顶部106。该介电质122可包含介电质底侧124和相对于该介电质底侧124的介电质顶侧126。该介电质底侧124可在该导电层120上方。该引脚顶部106可包含该引脚顶侧110。该引脚顶侧110的平面或该脊部上侧118的平面可与该介电质顶侧126的平面共平面。该引脚102的该引脚底部104可暴露于该介电质122外。该引脚底部104可从该介电质底侧124突出。该引脚底部1本文档来自技高网...

【技术保护点】

【技术特征摘要】
2010.12.06 US 12/961,4901.一种制造集成电路封装系统的方法，包含：形成引脚，该引脚在引脚顶侧具有水平脊部；直接在该引脚顶侧上形成具有导电迹线、内垫和外垫的连接层，该内垫具有内垫底面，该导电迹线具有迹线底面；将集成电路装设至该内垫上方；在该集成电路、该内垫、及该外垫上方施加具有制模底面的制模化合物；以及直接在该制模底面、该迹线底面及该内垫底面上施加介电质。2.如权利要求1所述的制造集成电路封装系统的方法，其中，形成该连接层包含直接在该水平脊部上形成具有该导电迹线的该连接层。3.如权利要求1所述的制造集成电路封装系统的方法，其中，形成该连接层包含形成具有固定至该内垫及该外垫的该导电迹线的该连接层。4.如权利要求1所述的制造集成电路封装系统的方法，另包含直接在该引脚的引脚底侧上...

【专利技术属性】
技术研发人员：H·D·巴森，Z·R·卡马乔，D·A·梅里洛，E·埃斯皮里图，
申请(专利权)人：星科金朋有限公司，
类型：发明
国别省市：