阵列基板及其制造方法和液晶显示器技术

本发明专利技术公开了一种阵列基板及其制造方法和液晶显示器。其中，阵列基板的制造方法，包括在衬底基板上形成导电图案和绝缘层的步骤，所述导电图案至少包括栅线、栅电极、有源层、源电极、漏电极、数据线和像素电极，其中，形成所述栅线、栅电极和像素电极的步骤具体包括：在衬底基板上依次沉积透明导电薄膜和栅金属薄膜；通过构图工艺刻蚀所述透明导电薄膜和所述栅金属薄膜形成包括栅线的图案，且刻蚀所述栅金属薄膜形成包括栅电极和像素电极的图案。本发明专利技术栅电极与像素电极的为相同的透明导电薄膜，栅电极厚度低、与源漏电极的重叠面积小，不同像素单元的寄生电容均匀，液晶显示器的显示画面不易出现闪烁，提高了液晶显示器的显示质量。

【技术实现步骤摘要】

本专利技术涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法和液晶显示器。
技术介绍
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。阵列基板是液晶显示器的重要部件。阵列基板的制作通过一组薄膜沉积和光刻工艺形成的图案来完成，一次光刻形成一层图案。一次光刻的过程具体为先在衬底上沉积一层薄膜，然后在薄膜表面上涂覆一层光敏感材料，通过光刻形成一层与模板图案相同的图案，最后将光敏感材料图案剥离形成薄膜的图案。每一层图案都可以在一定的精确位置准确地罩在另一层图案上，每一层图案的材料可以不同或相同，其厚度可以从几百纳米到几个微米。现有阵列基板普遍采用四次光刻技术进行制造，具体过程为通过第一次光刻构图工艺在衬底基板上形成包括栅线和栅电极的图案；通过第二次光刻构图工艺形成包括数据线、有源层、源电极和漏电极的图案，此次可以采用诸如半色调或者灰色调掩膜板等双色调掩模板；通过第三次光刻构图工艺形成包括钝化层过孔的钝化层图案；通过第四次光刻构图工艺形成包括像素电极的图案。图IA为现有典型阵列基板的局部俯视结构示意图，图IB为图IA中沿A-A线的侧视剖切结构示意图，如图IA和图IB所示，采用现有四次光刻技术，形成的阵列基板包括衬底基板1 ；衬底基板1上形成有横纵交叉的数据线5和栅线2 ；数据线5和栅线2围设形成矩阵形式排列的像素单元；每个像素单元包括TFT开关和像素电极11 ；TFT开关包括栅电极3、源电极7、漏电极8和有源层6 ；栅电极3连接栅线2，源电极7连接数据线5，漏电极 8通过钝化层过孔10连接像素电极11，有源层6形成在源电极7和漏电极8与栅电极3之间，栅电极3和有源层6之间为栅绝缘层4，像素电极11与漏电极8之间为钝化层9。其中， 栅线2、数据线5、栅电极3、源电极7、漏电极8和像素电极11等图案统称为导电图案，栅绝缘层4和钝化层9统称为绝缘层。采用现有四次光刻工艺制造的TFT-IXD的阵列基板中，源电极和漏电极与栅电极部分重合，形成了寄生电容Cgs，寄生电容的大小与源漏电极与栅电极的重叠面积有关。由于采用现有光刻工艺形成的栅电极的金属较厚，一般为3000 ~ 6000A,在同一衬底基板上不同位置形成的栅电极的坡度角大小难以精确地相同，造成不同像素单元的源漏电极和栅电极的重叠面积不均勻，从而使整个阵列基板上不同像素单元的寄生电容相差较大。此外，寄生电容与跳变电压Δ Vp的关系符合以下公式(1)=(Veh-VJglgh gl Cgs +Clc +Cs( ι ) 在公式(1)中，Δνρ为跳变电压，Vgh为高电压，Vgl为低电压，Cgs为寄生电容，Cs为存储电容，C1。为液晶电容。由公式⑴可知，Δ Vp随寄生电容Cgs变化而变化，导致整个阵列基板上的Δ Vp不均勻，难以通过驱动电路进行补偿。综上所述，现有整个阵列基板上不同像素单元的寄生电容相差较大，在驱动阵列基板的电路时，难以调节Δ Vp，容易引起液晶显示器的显示画面闪烁，造成显示质量差。
技术实现思路
本专利技术提供一种阵列基板及其制造方法和液晶显示器，以实现降低不同像素单元的寄生电容的差异，提高液晶显示器的显示质量。本专利技术提供一种阵列基板的制造方法，包括在衬底基板上形成导电图案和绝缘层的步骤，所述导电图案至少包括栅线、栅电极、有源层、源电极、漏电极、数据线和像素电极， 其中，形成所述栅线、栅电极和像素电极的步骤具体包括在衬底基板上依次沉积透明导电薄膜和栅金属薄膜；采用双色调掩膜板，通过构图工艺刻蚀所述透明导电薄膜和所述栅金属薄膜形成包括栅线的图案，且刻蚀所述栅金属薄膜形成包括栅电极和像素电极的图案。本专利技术又提供一种阵列基板，包括衬底基板，所述衬底基板上形成有横纵交叉围设形成多个像素单元的数据线和栅线，每个像素单元中包括像素电极、栅电极、源电极、漏电极和有源层，其中所述像素电极、栅电极与栅线邻接所述衬底基板设置，所述栅电极采用像素电极材料制成。本专利技术还提供一种液晶显示器，包括液晶面板，其中所述液晶面板包括对盒设置的彩膜基板和本专利技术所提供的阵列基板，所述彩膜基板和阵列基板中夹设有液晶层。本专利技术提供的阵列基板及其制造方法和液晶显示器，在通过一次光刻在衬底基板上形成栅线、栅电极和像素电极的过程中，在衬底基板上依次沉积透明导电薄膜和栅金属薄膜后，刻蚀透明导电薄膜和栅金属薄膜形成包括栅线的图案，并刻蚀透明导电薄膜形成包括栅电极和像素电极的图案，可以使栅电极与像素电极为相同的透明导电薄膜，栅电极厚度低、与源漏电极的重叠面积小，因此，各个像素单元的寄生电容小，不同像素单元的寄生电容均勻，液晶显示器的显示画面不易出现闪烁，从而提高了液晶显示器的显示质重。附图说明图IA为现有典型阵列基板的局部俯视结构示意图；图IB为图IA中沿A-A线的侧视剖切结构示意图；图2为本专利技术实施例一提供的阵列基板的制造方法的流程图；图3Α为本专利技术实施例二提供的阵列基板的制造方法的流程图；图;3Β为本专利技术实施例二提供的阵列基板的制造方法中形成栅线、栅电极和像素电极图案的衬底基板的局部俯视结构示意图；图3C为图;3Β中沿A-A线的侧视剖切结构示意图；图3D为本专利技术实施例二提供的阵列基板的制造方法中形成有源层和接触过孔图案的衬底基板的局部俯视结构示意图；图3Ε为图3D中沿B-B线的侧视剖切结构示意图3F为本专利技术实施例二提供的阵列基板的制造方法中形成数据线、源电极和漏电极图案的衬底基板的局部俯视结构示意图；图3G为图3F中沿B-B线的侧视剖切结构示意图；图;3H为图3F涂覆钝化层并刻蚀接口区域过孔后沿B-B线的侧视剖切结构示意图；图4A为本专利技术实施例三提供的阵列基板的制造方法的流程图；图4B为图;3B涂覆栅绝缘层并刻蚀接触过孔后沿B-B线的侧视剖切结构示意图。主要附图标记I-衬底基板；2-栅线；3-栅电极；4-栅绝缘层；5-数据线；6-有源层；61-半导体层；62-重掺杂半导体层；7-源电极；8-漏电极；9-钝化层；11-像素电极；15-沟道；16-接触过孔。具体实施例方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一图2为本专利技术实施例一提供的阵列基板的制造方法的流程图，该阵列基板的制造方法包括在衬底基板上形成导电图案和绝缘层的步骤，所述导电图案至少包括栅线、栅电极、有源层、源电极、漏电极、数据线和像素电极，其中，形成所述栅线、栅电极和像素电极的步骤具体可以包括步骤210、在衬底基板上依次沉积透明导电薄膜和栅金属薄膜；步骤220、采用双色调掩膜板，通过构图工艺刻蚀所述透明导电薄膜和所述栅金属薄膜形成包括栅线的图案，且刻蚀所述栅金属薄膜形成包括栅电极和像素电极的图案。其中，双色调掩膜板可以为半色调掩模版或灰色调掩模版等。本实施例中，可以通过一次光刻在衬底基板上形成栅线、栅电极和像素电极在衬底基板上依次沉积透明本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：刘翔，薛建设，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：