存储器件包括：衬底，在水平方向上延伸；多个绝缘层，在衬底上；以及多个导电图案，至少两个导电图案的每个在相邻的下绝缘层与相邻的上绝缘层之间。多个半导体材料的垂直沟道形成为在垂直方向上延伸穿过多个绝缘层和多个导电图案，栅极绝缘层在导电图案与垂直沟道之间使导电图案与垂直沟道绝缘。该至少两个导电图案具有导电接触区，该至少两个导电图案的导电接触区为台阶构造使得相邻下导电图案的接触区在水平方向上延伸到相邻上导电图案的接触区之外。蚀刻停止层位于导电接触区上，其中蚀刻停止层具有在多个导电图案中的第一个上的第一部分并具有在多个导电图案中的第二个上的第二部分，其中第一部分的厚度大于第二部分的厚度。
【技术实现步骤摘要】
本公开这里涉及一种半导体器件，更特别地，涉及存储器件以及制造半导体器件的方法、存储系统和多层器件。
技术介绍
为了满足消费者对于优良性能和成本降低的需求，需要更高集成度的半导体器件。对于半导体存储器件，高的集成度尤其重要，因为集成度是确定产品价格的重要因素。 对于通常的二维或平面的存储半导体器件，由于它们的集成度主要由单位存储单元所占据的电路面积来确定，所以集成度受到形成精细图案的能力的极大影响。然而，由于为了进一步改进图案精细度需要非常昂贵的半导体设备，所以二维存储器件的进一步集成是不切实际的。作为解决与二维器件相关的限制的一种选择，已经提出了三维半导体存储器件。
技术实现思路
在一个方面中，一种存储器件包括衬底，在水平方向上延伸；多个绝缘层，在衬底上；多个导电图案，至少两个导电图案的每个在相邻的下绝缘层与相邻的上绝缘层之间； 多个半导体材料的垂直沟道，在垂直方向上穿过多个绝缘层和多个导电图案延伸，栅极绝缘层在导电图案与垂直沟道之间使导电图案与垂直沟道绝缘；该至少两个导电图案具有导电接触区，该至少两个导电图案的导电接触区为台阶构造使得相邻下导电图案的接触区在水平方向上延伸到相邻上导电图案的接触区之外；以及蚀刻停止层，在导电接触区上，其中蚀刻停止层具有在多个导电图案中的第一个上的第一部分并具有在多个导电图案中的第二个上的第二部分，其中第一部分的厚度大于第二部分的厚度。在一些实施例中，导电图案包括栅极图案。在一些实施例中，多个导电图案中的第一个为在多个导电图案的第二个的层上方的层。在一些实施例中，蚀刻停止层的第一部分包括多层，其中蚀刻停止层的第二部分包括一个或多个层，第二部分的层的数目在数目上少于第一部分的层的数目。在一些实施例中，蚀刻停止层的多层的至少两层包括不同的材料。在一些实施例中，蚀刻停止层的多层的至少两层包括相同的材料。在一些实施例中，蚀刻停止层还具有在多个导电图案的第三个上的第三部分，其中第二部分的厚度大于第三部分的厚度。在一些实施例中，多个导电图案中的第一个为在多个导电图案中的第二个的层的上方的层，并且其中多个导电图案中的第二个为在多个导电图案中的第三个的层上方的层。在一些实施例中，蚀刻停止层的第一部分包括多层，其中蚀刻停止层的第二部分包括多层，并且其中蚀刻停止层的第三部分包括一个或多个层，第三部分的层的数目在数目上少于第二部分的层的数目，第二部分的层的数目在数目上少于第一部分的层的数目。在一些实施例中，存储器件还包括上绝缘体，在导电图案的导电接触区上；以及多个垂直互连，多个垂直互连的至少一个穿过上绝缘体和穿过蚀刻停止层接触导电图案的导电接触区的一个。在一些实施例中，多个垂直互连接触存储器件的导电互连线。在一些实施例中，存储器件的一条或多条导电互连线包括存储器件的字线。在一些实施例中，导电图案包括栅极图案，其中多个栅极图案的最上面的栅极图案包括上选择晶体管的上选择栅极；多个导电图案的最下面的栅极图案包括下选择晶体管的下选择栅极；对应于相同垂直沟道的在上选择栅极与下选择栅极之间的多个栅极图案的其余栅极图案包括存储器件的公共串的存储单元晶体管的控制栅极；在半导体器件的水平方向上布置的共享器件的相同层的存储单元晶体管的控制栅极被连接以提供存储器件的字线；存储器件的公共串的存储单元晶体管通过垂直沟道串联耦接在一起；在半导体器件的第一水平方向上布置在最上面的栅极图案被连接以提供存储器件的选择线；在半导体器件的第二水平方向上布置的垂直沟道的上部被连接以提供存储器件的位线。在一些实施例中，在最上面的栅极图案下面的次最上栅极图案包括第二上选择晶体管的第二上选择栅极。在一些实施例中，在最下面的栅极图案上方的次最下面栅极图案包括第二上选择晶体管的第二下选择栅极。在一些实施例中，栅极绝缘层包括电荷存储层，并且其中存储器件包括非易失性存储器件。在一些实施例中，电荷存储层在垂直方向上在导电图案与垂直沟道之间延伸。在一些实施例中，电荷存储层在水平方向上在导电图案与相邻上或下绝缘层之间进一步延伸。在一些实施例中，电荷存储层包括从由俘获绝缘层、浮置栅极和包括导电纳米点的绝缘层构成的组中选择的至少一种类型。在一些实施例中，在多个导电图案的最上面导电图案与多个导电图案的最下面导电图案之间的中间层的导电图案的至少一个形成连续板。在一些实施例中，在多个导电图案的最上面导电图案与多个导电图案的最下面导电图案之间的中间层的导电图案的至少一个包括彼此连接的多个线部分，每个线部分平行于其他的线部分。在一些实施例中，蚀刻停止层位于存储器件的单侧。在一些实施例中，蚀刻停止层位于存储器件的多于一侧处。在一些实施例中，垂直沟道包括单一的导电材料。在一些实施例中，垂直沟道包括围绕绝缘内芯的导电外层。在一些实施例中，蚀刻停止层包括关于硅氧化物、硅氮化物、多晶硅和硅化多晶硅中的至少一个具有高度的蚀刻选择性的材料。在一些实施例中，蚀刻停止层包括从A10、SiC、SiOC, ZrO, HfO2, BST和BN选出的至少一种材料。在一些实施例中，在多个导电图案的最上面导电图案与多个导电图案的最下面导电图案之间的中间层的导电图案的至少一个形成连续板；其中最上面导电图案包括彼此相连的多个线部分，每个线部分平行于其他线部分。在一些实施例中，栅极绝缘层包括电荷存储层，并且其中半导体器件包括非易失性存储器件。在一些实施例中，电荷存储层在垂直方向上沿垂直沟道的侧壁在导电图案与垂直沟道之间延伸。在一个方面中，制造存储器件的方法包括在沿水平方向延伸的衬底上提供多个绝缘层；提供多个导电层，导电层的至少两个的每个在相邻下绝缘层与相邻上绝缘层之间； 在垂直方向上提供穿过多个绝缘层和多个导电层延伸的导电材料的多个垂直沟道；在至少两个导电层的每个与垂直沟道之间提供栅极绝缘层，使该至少两个导电层与垂直沟道绝缘；蚀刻该至少两个导电层以形成至少两个导电图案以及该至少两个导电图案的导电接触区，该至少两个导电图案的导电接触区为台阶构造，使得相邻下导电图案的接触区在水平方向上延伸到相邻上导电图案的接触区之外；以及在导电接触区上提供蚀刻停止层，该蚀刻停止层具有在多个导电图案中的第一个上的第一部分并具有在该多个导电图案中的第二个上的第二部分，其中第一部分的厚度大于第二部分的厚度。在一些实施例中，蚀刻每个导电层包括在多个导电层和多个绝缘层上提供第一掩模；利用第一掩模作为蚀刻掩模第一次蚀刻多个导电层中的第一个；第一次裁剪第一掩模以暴露多个导电层的第一个的上部；以及利用经裁剪的第一掩模作为蚀刻掩模来第二次蚀刻多个导电层的第一个和多个导电层的第二个。在一些实施例中，该方法还包括重复第一次裁剪第一掩模层和第二次蚀刻多个导电层的第一个和多个导电层的第二个，从而进一步蚀刻多个导电层中位于导电层的第一个和第二个以下的导电层。在一些实施例中，该方法还包括在通过裁剪和第二蚀刻步骤所蚀刻的第一组导电层上提供第一蚀刻停止层；在第一蚀刻停止层上提供第二掩模；利用第二掩模作为蚀刻掩模来第三次蚀刻多个导电层中的第三个；第二次裁剪第二掩模以暴露多个导电层中的第三个的上部；以及利用被裁剪的第一掩模作为蚀刻掩模来第四次蚀刻多个导电层中的第三个和多个导电层中的第四个。在一些实施例中，该方法还包括重复第二次裁剪第二掩模层以及本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：李宰求，朴泳雨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。