配线板的制造方法技术

本发明专利技术公开一种配线板的制造方法，所述配线板具有至少一个导体层和至少一个树脂绝缘层。所述制造方法包括在树脂绝缘层中形成开口的开口形成步骤和将铜膏填充到开口以由铜膏形成导体层的填膏步骤。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
近年来，多层微细配线结构已经被用于LSI器件的高密度封装和高速性能。特别地，为了实现高的晶体管性能，要求逻辑器件根据晶体管的栅极长度减小配线的最小节距。 微细配线技术对于所述配线节距减小是重要的。虽然传统上干法蚀刻工艺被用作Al配线技术，但是不需要金属蚀刻处理的嵌入式工艺取代干法蚀刻工艺正在变成微细配线技术的主流。嵌入式工艺包括下述步骤通过激光照射在树脂绝缘膜中形成诸如配线槽和/或通路孔(via hole)等开口，将金属底层涂覆到开口，通过电镀沉积Cu膜，然后，通过化学机械抛光(CMP)等从树脂绝缘膜的表面去除多余的Cu电镀沉积物以在配线槽中形成配线和/或在通路孔中形成通路销(via plug)(即，用于电连接到任何下面的配线的导体)。如日本特开2007-116135号公报和特开2006-049804号公报所述，存在两种类型的嵌入式工艺单嵌入工艺，其中配线与通路销彼此分开地形成；双嵌入工艺，其中配线与通路销同时形成。在单嵌入工艺和双嵌入工艺中，Cu镀膜都沉积在整个树脂绝缘膜上。当开口的宽度或直径(面积)大时，在开口的宽度或直径方向的中心周围由于不充分的电镀而发生 Cu镀膜的凹陷(depression)，所以以该方式不能形成厚度均勻的Cu镀膜而填充在开口中。 这导致不能制造具有期望的诸如配线阻抗等电特性的配线板。另外，嵌入式配线工艺以及延伸的配线板制造工艺由于需要进行用于去除多余的Cu电镀沉积物的抛光处理而有点复ο可以想到的是以大厚度沉积Cu镀膜从而避免开口中心周围的Cu镀膜凹陷。然而，在所述情况下，需要由后续抛光处理从树脂绝缘膜的表面去除的多余Cu电镀沉积物的量增大，由此导致配线板制造期间的可加工性劣化以及资源节约方面的不良后果。
技术实现思路
考虑到上述问题，本专利技术的目的是提供一种新颖的，通过该方法，可以在不管树脂绝缘层的开口的宽度或直径(面积)如何并且无需复杂的工艺步骤的情况下，在开口中均勻地形成导体层。根据本专利技术的方面，提供一种，所述配线板包括至少一个导体层和至少一个树脂绝缘层，所述方法包括在所述树脂绝缘层的主表面形成开口的开口形成步骤；以及将铜膏填充到所述开口以由所述铜膏形成所述导体层的填膏步骤。如后面的实施方式将要说明的，在一些开口形成为贯穿树脂绝缘层使得任何下层配线变得经由这些开口露出的情况下，导体层包括配线和通路导体两者。另一方面，在开口形成为不贯穿树脂绝缘层的情况下，导体层仅包括配线。对于将铜膏填充到开口中的手段没有特别限制。可以通过多种手段将铜膏填充到开口。优选地，通过从刮膏工艺、辊涂工艺、喷涂工艺、帘式涂布工艺、狭缝涂布工艺、浸渍涂布工艺、凹面涂布工艺以及模压涂布工艺组成的组中选出的至少一种工艺来将铜膏填充到开口中。还优选地，使用喷墨装置通过喷墨工艺将铜膏填充在开口中。从下面的说明，本专利技术的其他目的和特征也将变得可以理解。附图说明图1和图2分别是根据本专利技术的一个实施方式的配线板的俯视和仰视图。图3是沿着图1和图2的线I-I截取的配线板的部分剖视图。图4是沿着图1和图2的线II-II截取的配线板的部分剖视图。图5至图11是示出根据本专利技术的一个实施方式的用于制造配线板的工艺步骤的示意图。图12是在根据本专利技术的一个实施方式的配线板制造期间作为铜膏填充手段的示例的刮膏工艺的示意图。图13是在根据本专利技术的一个实施方式的配线板制造期间作为铜膏填充手段的示例的辊涂工艺的示意图。图14是在根据本专利技术的一个实施方式的配线板制造期间作为铜膏填充手段的示例的喷涂工艺的示意图。图15是在根据本专利技术的一个实施方式的配线板制造期间作为铜膏填充手段的示例的帘(流)式涂布工艺的示意图。图16是在根据本专利技术的一个实施方式的配线板制造期间作为铜膏填充手段的示例的狭缝涂布工艺的示意图。图17是在根据本专利技术的一个实施方式的配线板制造期间作为铜膏填充手段的示例的浸渍涂布工艺的示意图。图18是在根据本专利技术的一个实施方式的配线板制造期间作为铜膏填充手段的示例的凹面涂布工艺的示意图。图19是在根据本专利技术的一个实施方式的配线板制造期间作为铜膏填充手段的示例的模压涂布工艺的示意图。图20至图23是在根据本专利技术的一个实施方式的配线板制造期间作为铜膏填充手段的示例的喷墨工艺的示意图。图M至图观是示出根据本专利技术的一个实施方式的用于制造配线板的工艺步骤的示意图。具体实施例方式下面将参照附图详细说明本专利技术。为了清楚起见，这些图中的一些部分甚至在截面中观察时也没有加阴影。另外，这里所用的诸如“顶”、“底”、“内”、“外”等方向术语仅用于说明目的而非意图将本专利技术限制为任何特定的取向。虽然本专利技术能够应用于具有至少一个导体层和至少一个树脂绝缘层的任何类型的配线板，但是下面的实施方式具体地谈及如图1至图4所示的多层配线板1。配线板的结构下面首先说明配线板1的结构。如图3和图4所示，配线板1包括芯基板2、芯导体层Ml和Mil、第一树脂绝缘层 Vl和Vll (增层(build-up layer)通路层)、第一导体层M2和M12、第二树脂绝缘层V2和 V12(积层通路层)以及第二导体层M3和M13。能够使用诸如双马来酰亚胺-三嗪树脂等耐热树脂或诸如玻璃纤维增强环氧树脂等纤维增强树脂制成的板作为芯基板2。导体层Ml和Mll分别配置于芯基板2的第一和第二(顶部和底部)主表面MPl 和MP2上。导体层Ml和Mll均包括根据预定图案形成的金属配线7a。在本实施方式中，导体层M1、M11呈覆盖芯基板2的主表面MPl、MP2的大部分的平面导体图案的形式并且用作电源层或接地层。通过钻孔等制成贯穿芯基板2的贯通孔12。贯通孔导体30形成于贯通孔12的内周表面用于导体层Ml和Mll之间的电连接。贯通孔12(贯通孔导体30的内部)均填充有诸如环氧树脂等树脂填充材料31。第一树脂绝缘层Vl和Vll分别配置于导体层Ml和Mll的外主表面。第一树脂绝缘层Vl和Vll由需要时可以添加诸如硅填料等填料的热固性树脂成分6形成。第一导体层M2和M12分别埋设于第一树脂绝缘层Vl和Vll的外主表面。导体层 M2和M12均包括根据预定图案形成的金属配线7b。配线7b的外表面以使得配线7b的外表面(第一导体层M2和M12的外主表面)和第一树脂绝缘层VI、Vll的外主表面处于同一平面水平的方式在第一树脂绝缘层VI、Vll的外主表面露出。还有，第一导体层M2和M12 均包括形成为贯通第一树脂绝缘层Vl和Vll用于电连接到芯导体层M1、M11的填孔34-1。 填孔34-1具有通路孔34-lh、埋设于通路孔34-lh中的通路导体34_ls、连接到通路导体 34-ls的内端的通路焊盘(via pad)34-lp以及连接到通路导体34-ls的外端并且从通路导体34-ls的外端径向突出的通路连接盘(via land) 34-11。通路连接盘34-11的外表面以使得通路连接盘34-11的外表面和第一树脂绝缘层VI、Vll的外主表面处于同一平面水平的方式在第一树脂绝缘层VI、Vll的外主表面露出。第二树脂绝缘层V2配置于第一树脂绝缘层Vl的外主表面和第一导体层M2的外主表面，第二树脂绝缘层V12配置于第一树脂绝缘层Vll的外主表面和第一导体层M12的外主表面。第二树脂绝缘层V2本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：西尾贤治，村松正树，和泉正郎，山田·艾莉奈，佐藤裕纪，
申请(专利权)人：日本特殊陶业株式会社，
类型：发明
国别省市：