接触孔的形成方法技术

本发明专利技术公开了一种接触孔的形成方法，该方法包括：对介质层和保护层进行刻蚀而形成沟槽后，将介质层的侧表面被损坏的部分采用湿法清洗去除，然后重新沉积和介质层相同的电介质材料，然后生长金属铜，最后采用CMP工艺将金属铜和保护层抛光至介质层的表面形成接触孔。采用本发明专利技术公开的方法提高了半导体器件的绝缘性能。

【技术实现步骤摘要】

本专利技术涉及半导体技术，特别涉及一种。
技术介绍
随着半导体制造工艺的发展，半导体芯片的面积越来越小，同时，在一个半导体芯片上的半导体器件的数量也越来越多。在半导体电路中，半导体器件之间的信号传输需要高密度的金属互连线，然而这些金属互连线带来的大电阻和寄生电容已经成为限制半导体电路速度的主要因素。在传统的半导体工艺中，金属铝一般被用作半导体器件之间的金属互连线，随着半导体工艺的发展，金属铝互连线已经逐渐被金属铜互连线所替代，这是因为金属铜与金属铝相比具有较小的电阻值，采用金属铜互连线可提高半导体器件之间信号的传输速度； 另一方面，每一金属互连层包括金属层和包括沟槽的介质层，低介电常数(low K)绝缘材料甚至超低介电常数(ultra low K)绝缘材料被用作金属层间的介质层的主要成分，从而减少了金属层之间的寄生电容。在实际应用中，我们一般将低介电常数绝缘材料称为低K 值电介质材料，将超低介电常数绝缘材料称为超低K值电介质材料，K为介电常数。下面仅以介质层为超低K值电介质材料为例对现有技术中的进行介绍，现有技术中的包括以下步骤步骤1001，图1为现有技术中的步骤1001的剖面结构示意图， 如图1所示，提供一基底101，在基底101上依次形成第一介质层102和保护层103。基底101包括若干金属互连层以及位于金属互连层下方的有源区，每一金属互连层又包括金属层和包括沟槽的介质层，距离最近的两个金属层之间为一个介质层，图1所示第一介质层102形成于基底101最上方的金属层的表面。其中，形成第一介质层102的方法为采用物理气相沉积(PVD)工艺在基底101的表面沉积超低K值电介质材料。形成保护层103的方法为采用PVD工艺在超低K值电介质材料的表面沉积氧化物，例如二氧化硅(SiO2)，二氧化硅可作为超低K值电介质材料的保护薄膜，避免后续形成的光阻胶(PR)直接接触超低K值电介质材料的表面而对其造成污染。步骤1002，图2为现有技术中的步骤1002的剖面结构示意图， 如图2所示，在保护层103之上涂覆光阻胶(PR) 104，然后施加掩膜版(图未示出)，并对I3R 104进行曝光、显影，从而形成光刻图案。其中，光刻图案用来定义后续步骤中的沟槽的开口宽度。在实际应用中，在ra 104之下还可涂覆底部抗反射涂层(BARC)。步骤1003，图3为现有技术中的步骤1003的剖面结构示意图， 如图3所示，按照光刻图案对第一介质层102和保护层103进行刻蚀，从而形成沟槽。刻蚀的方法具体为干法，干法刻蚀的气体多为含有氟(F)元素的气体，例如甲烷 (CF4)、二氟甲烷(CH2F2)。步骤1004，图4为现有技术中的步骤1004的剖面结构示意图， 如图4所示，对I3R 104进行灰化，从而将光刻图案剥离。通常采用氧气(O2)或二氧化碳(CO2)对ra进行灰化。步骤1005，图5为现有技术中的步骤1005的剖面结构示意图， 如图5所示，采用电化学镀(ECP)工艺生长金属铜105。所生长的金属铜105填充在沟槽中，以及覆盖在保护层105的表面。另外，在实际应用中，当采用ECP生长金属铜105之前，可能还依次包括如下步骤 采用PVD沉积扩散阻挡层，扩散阻挡层为上下层叠的氮化钽(TaN)层和钽(Ta)层，或上下层叠的氮化钛(TiN)层和钛(Ti)层，然后采用PVD沉积铜籽晶层。由于上述步骤和本专利技术的
技术实现思路
无关，故不再进行详细介绍。步骤1006，图6为现有技术中的步骤1006的剖面结构示意图， 如图6所示，采用化学机械研磨(CMP)工艺将金属铜105和保护层103抛光至第一介质层 102的表面，这样在沟槽中填充了金属铜，从而完成了接触孔的制作过程。至此，本流程结束。然而，如图4所示，在上述步骤1004中，当采用氧气或二氧化碳对PR104进行灰化时，由于氧气或二氧化碳中的氧元素会与第一介质层102的侧表面发生化学反应，其中，所述第一介质层102中与氧元素化学反应主要是指氧化反应，因此，当灰化结束后，在第一介质层102的侧表面形成化合物层106，从而使得第一介质层102的介电常数K偏离了正常值 (通常介电常数K上升)，降低了半导体器件的绝缘性能。
技术实现思路
有鉴于此，针对现有技术中制作接触孔时，在去除光刻图案的过程中会对介质层的表面造成损坏从而降低半导体器件器件的绝缘性能的问题，本专利技术提供一种，能够提高半导体器件的绝缘性能。为达到上述目的，本专利技术的技术方案是这样实现的一种，该方法包括提供一基底，在基底上依次形成第一介质层、保护层和光阻胶PR ；对ra进行曝光、显影，形成光刻图案，并按照光刻图案对第一介质层和保护层进行刻蚀而形成沟槽，然后去除光刻图案，其中，去除光刻图案后，在第一介质层的侧表面形成化合物层；对刻蚀后的第一介质层和保护层的表面进行湿法清洗去除化合物层后，沉积第二介质层，沉积后的第二介质层覆盖在刻蚀后的第一介质层和保护层的上表面和侧表面、以及沟槽底部的基底上，其中，第一介质层和第二介质层材料相同；采用各向异性干法刻蚀将覆盖在保护层上表面和沟槽底部的基底上的第二介质层去除后，采用电化学镀ECP工艺生长金属铜，所生长的金属铜填充在沟槽中，以及覆盖在保护层的表面；采用化学机械研磨CMP工艺将金属铜和保护层抛光至第一介质层的表面。所述第一介质层和第二介质层为超低介电常数绝缘材料，所述保护层为氧化物。所述超低介电常数绝缘材料的介电常数大于0且小于3。所述湿法清洗的方法为采用氢氟酸进行湿法清洗。所述氢氟酸中氟化氢与水的体积比为1/500至1/100，所述湿法清洗的时间小于 20秒。所述沉积的第二介质层形成的沟槽的开口宽度与预设的接触孔的开口宽度相等。在保护层和I3R之间还进一步形成有涂覆底部抗反射涂层BARC ；该方法进一步包括形成光刻图案后，按照光刻图案对BARC进行刻蚀；该方法进一步包括去除光刻图案后，去除BARC。现有技术在制作接触孔时，当采用干法刻蚀去除光刻图案的过程中会对介质层的表面造成损坏，而使得介质层的介电常数K偏离了正常值，降低了半导体器件的绝缘性能， 而在本专利技术所提供的一种中，将介质层侧表面被损坏的部分采用湿法清洗去除，然后重新沉积和介质层相同的电介质材料，这样可保证新形成的介质层的表面没有被损坏，从而避免了介质层的K值偏离正常值，提高了半导体器件的绝缘性能。附图说明图1 图6为现有技术中的过程剖面示意图。图7为本专利技术所提供的一种的流程图。图8 图16为本专利技术所提供的实施例的过程剖面示意图。具体实施例方式为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本专利技术所述方案作进一步地详细说明。本专利技术的核心思想为现有技术在制作接触孔时，采用干法刻蚀去除光刻图案的过程中会对介质层的表面造成损坏，本专利技术在制作接触孔的过程中增加了如下步骤将介质层的侧表面被损坏的部分采用湿法清洗去除，然后重新沉积和介质层相同的电介质材料，这样可保证新形成的介质层的表面没有被损坏，从而避免了介质层的K值偏离正常值， 提高了半导体器件的绝缘性能。图7为本专利技术所提供的一种的流程图。如图7所示，该方法包括以下步骤步骤11，提供一基底，在基底上依次形成第一介质层、保护层和PR。步骤12，对I^R进行曝光、显影，形成光刻图案，并按本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：尹晓明，王新鹏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：