半导体器件的高接合线厚度制造技术

本发明专利技术披露了半导体器件的高接合线厚度。描述了制作半导体器件中使用的芯片附接方法，以及由这些方法得到的半导体器件。这些方法包括：提供具有芯片附接板的引线框架；使用包含接合线的边界部件以在芯片附接板上限定一周界；在该周界内沉积导电材料(例如焊料)，然后通过使用导电材料将包含集成电路器件的芯片附接至芯片附接板。边界部件允许使用增加了厚度的导电材料，导致接合线厚度增加，并且增加所得到的半导体封装件的耐久性和性能。本发明专利技术也描述了其他实施方式。

【技术实现步骤摘要】

本申请主要涉及半导体器件和制造半导体器件的方法。特别地，本申请涉及在制造半导体器件和芯片封装件中使用的芯片附接方法(die attachmethod)以及通过这些方法得到的半导体器件。
技术介绍
通常，在半导体器件制造期间，可将一个或多个包含集成电路的芯片接合(或附接)至引线框架(Ieadframe)的芯片附接板(或盘(paddle))。将芯片接合至引线框架的工艺通常称为芯片附接工艺。芯片附接工艺可使用导电材料完成，例如粘合剂或焊料，其机械和电气地将芯片连接至引线框架。该导电材料的厚度通常称为接合线厚度(bond line thickness) (BLT)0在芯片附接工艺中，导电材料必须使得在芯片和引线框架之间能够发生接合，同时最小化在该接合中形成空隙。同样，芯片附接工艺也必须提供整个芯片表面的一致接合强度，从而最小化局部应力，该局部应力可引起半导体器件破裂或其他故障。接合中的任何空隙和不一致的接合强度会都增加芯片上的应力和张力，这可引起半导体器件中的破裂和故障。另外，空隙可引起电或热传导性低或无效，因而潜在地引起半导体器件中的故障。因此导电材料应具有足够低的粘性(viscosit本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朱正宇，李翼，阳芳芳，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：