半导体器件中的金属塞结构制造技术

本发明专利技术公开了一种半导体器件中的金属塞结构，包括：多个位于硅片中的金属塞，相邻两个金属塞之间被硅片隔断，所述多个金属塞形成长条形结构，该长条形的长度大于等于宽度的20倍。本发明专利技术能够释放金属塞与衬底之间的应力。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域，特别是涉及一种半导体器件中的金属塞结构。
技术介绍
在有低浓度掺杂的外延层在上，高浓度掺杂的衬底在下的硅片中，把高浓度掺杂的衬底通过一种结构与表面的电极或高浓度掺杂区域联系在一起，通常有几种做法一是在离子注入之后进行长时间的高温推阱。它的缺点是横向尺寸大(纵向深度推9微米，横向宽度大约7微米)，寄生的电容大，整个深度的浓度不能做得很高(电阻大)； 并且由于高温推阱可能引起高浓度掺杂的衬底中杂质的重新扩散，影响外延层中的杂质浓度分步，造成器件一致性差。二是利用多晶的工艺得到一种塞的结构，它能够解决上面所述的问题，但要制作一个高浓度P型硅，现在没有成熟的工艺，不易实现大批量生产。三是采用一种金属塞工艺，例如钨塞。它具有低电阻，小尺寸，无寄生电容等优点， 但是需要解决金属与衬底之间的集成问题。现有的金属塞，特别是在一种射频LDMOS (横向扩散金属氧化物半导体)器件中使用的金属塞，由于器件结构是长条形，其中金属塞的形状也必然是长条形。例如一个表面宽度1微米，长1000微米以上的器件结构，这时金属塞就是一个1微米X 1000微米X 10微米(假设低浓度外延的厚度是9微米，金属塞深度比外延层厚度大1微米)，这样一个大尺寸的金属塞与衬底之间由于应力的问题，其接触电阻性能变得不稳定，器件的可靠性成为问题。
技术实现思路
本专利技术要解决的技术问题是提供一种半导体器件中的金属塞结构，能够释放金属塞与衬底之间的应力。为解决上述技术问题，本专利技术的半导体器件中的金属塞结构，包括多个位于硅片中的金属塞，相邻两个金属塞之间被硅片隔断，所述多个金属塞形成长条形结构，该长条形的长度大于等于宽度的20倍。本专利技术由于不采用单一的长条形金属塞，而将原来的一个长条形金属塞分成很多个被硅片隔断的金属塞，因此可以释放金属塞与衬底之间的应力，实现良好的器件集成。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明图1是一种射频LDMOS器件结构示意图；图2是金属钨塞结构示意图；图3是一种射频LDMOS器件中金属塞结构示意图(俯视)；图4是金属塞实施例一结构示意图(俯视)；图5是金属塞实施例二结构示意图(俯视)；图6是金属塞实施例三结构示意图(俯视)；图7是金属塞实施例四结构示意图(俯视)；图8是金属塞实施例五结构示意图(俯视)；图9是金属塞实施例六结构示意图(俯视)；图10是金属塞实施例七结构示意图(俯视)；图11是金属塞实施例八结构示意图(俯视)；图12是金属塞实施例九结构示意图(俯视)；图13是金属塞实施例十结构示意图(俯视)；图14是金属塞实施例十一结构示意图(俯视)；图15是金属塞实施例十二结构示意图(俯视)；图16是金属塞实施例十三结构示意图(俯视)。具体实施例方式金属塞的作用是把器件的衬底与表面高掺杂区或电极连接在一起，具有面积小的优点，能消除普通离子注入和扩散工艺形成的扩散塞的寄生电容和高阻值电阻。但是现有的金属塞结构无法克服金属塞与衬底之间的应力，本专利技术提供了一种不同的金属塞结构， 用于解决现有的金属塞结构所存在的问题。图1是一个射频LDMOS器件的截面图，其中金属塞3穿过P-型外延层2的区域， 将位于P-型外延层2之下的高浓度掺杂的P+型衬底1区域与顶部的N+源漏区8连接在一起，实现器件上表面的金属电极11和衬底背面金属电极12的连接。图1中，4为栅氧化膜，5为多晶硅层，6为P-BODY(P型阱)，7为N-漂移区，9_1、9_2为金属硅化物，10为介质层。图2是金属塞的一种结构示意图。其中，金属Ti (钛)直接与衬底相接触，减小接触的电阻并通过与硅形成金属硅化物得到稳定的附着。金属Ti的上端覆盖一层TiN(氮化钛)，起到阻挡层的作用，阻断其中的金属钨移动与硅发生反应；TiN的上端是金属钨，即用金属钨将沟槽填满。图3是金属钨塞的一个俯视图，在一个器件中，只有一条很长的长条形金属塞，其宽度一般在1-2微米，长度一般大于100微米；或者在长条金属塞的边上加上一些小的金属塞，释放应力。下面，通过具体实施例详细说明本专利技术所述的半导体器件中的金属塞结构。实施例一，如图4所示，所述金属塞结构由多个长度相等的长条形金属塞组成，每个长条形金属塞最大长度不大于20微米，所述多个长条形金属塞等间距间隔设置成一列， 相邻的两个长条形金属塞的间距大于0. 1微米小于5微米。该实施例相当于将图3所示的原来一个长的长条形金属塞等分成多个短的长条形金属塞，这些短的长条形金属塞等间距成一列位于硅片中。实施例二，如图5所示，所述金属塞结构由长度不等的多个长条形金属塞，等间距间隔设置成一列，相邻的两个金属塞的间距大于0. 1微米小于5微米。所述长度不等的长条形金属塞中，长度最大的不大于20微米。实施例三，如图6所示，所述金属塞结构为两列，并列设置，长度相等。其中，一列为一个长条形的第一种类型金属塞；另一列由多个长条形第二种类型金属塞等间距间隔设置；第一种类型金属塞的长度远大于第二种类型金属塞的长度。两列金属塞之间的横向间隔大于0. 1微米小于10微米，第二种类型金属塞的最大长度不大于20微米，相邻的两个第二种类型金属塞的间距大于0. 1微米小于5微米。实施例四，如图7所示，该实施例与图6所示实施例三的不同之处在于，在第一种类型金属塞构成的一列金属塞的两侧，各有一列由多个第二种类型金属塞构成的一列金属塞，相邻两列金属塞之间的横向间隔相等，且大于0.1微米小于10微米。其余部分与实施例三完全相同。实施例五，如图8所示，所述金属塞结构为两列，并列设置，长度相等，两列之间的横向间隔大于0. 1微米小于10微米。其中，一列由多个长条形的第三种类型金属塞等间距间隔设置，另一列由多个第二种类型金属塞等间距间隔设置；第三种类型金属塞的长度大于第二种类型金属塞的长度，且远小于第一种类型金属塞；第三种类型金属塞的最大长度不大于20微米，相邻的两个第三种类型金属塞的间距大于0. 1微米小于5微米。第二种类型金属塞最大长度不大于20微米，相邻的两个第二种类型金属塞的间距大于0. 1微米小于 5微米。实施六，如图9所示，该实施例与图8所示实施例五的不同之处在于，在第三种类型金属塞构成的一列金属塞的两侧，各有一列由多个第二种类型金属塞构成的一列金属塞，为三列并列设置，长度相等。相邻两列金属塞的横向间隔相等，且距离大于0.1微米小于10微米。其余部分与实施例五完全相同。实施七，如图10所示，所述金属塞结构为两列，并列设置，长度相等；两列之间的横向间隔大于0. 1微米小于10微米。其中，一列由多个长条形的第四种类型金属塞和多个第三种类型金属塞等间距交替间隔设置，相邻两个金属塞的间距大于0. 1微米小于5微米； 第四种类型金属塞的长度大于第三种类型金属塞的长度，小于第一种类型金属塞的长度， 且其最大长度不大于20微米。另一列由多个第二种类型金属塞等间距间隔设置；相邻的两个第二种类型金属塞的间距大于0. 1微米。实施八，如图11所示，所述金属塞结构为三列，并列设置，长度相等；列与列之间的横向间隔相等，其距离大于0. 1微米小于10微米。该实施例与实施例七的区别在于，在由第四种类型金属塞和第三种类型金属塞等间距交替间隔设置的一列金属塞的两侧，各设置一列由本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：肖胜安，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：