本发明专利技术公开了一种提高MRAM中的磁隧道结MTJ(Magnetic?TunnelJunction)金属间电介质的填充能力的方法，该方法通过将MTJ单元膜刻蚀成楔形状后再在其上沉积MTJ保护刻蚀阻挡层，并进一步通过回蚀法将所述MTJ保护刻蚀阻挡层的凸悬结构去除，从而使得后续沉积IMD时，IMD能均匀地填充，从而避免了空洞的产生，并且由于该方法不需要在高温条件下进行，从而避免了高温对MTJ造成的衰退，提高了MRAM的性能。
【技术实现步骤摘要】
本专利技术涉及磁性随机访问存储器(MRAM)
，尤其涉及一种提高MRAM中的 MTJ金属间电介质的填充能力的方法。
技术介绍
磁性随机访问存储器(MRAM, Magnetic Random Access Memory)是一种非挥发性的存储器，所谓“非挥发性”是指关掉电源后，仍可以保持记忆完整。在性能方面，MRAM拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高集成度，而且基本上可以无限次地重复写入，是一种“全功能”的固态存储器。因而，其应用前景非常可观，有望主导下一代存储器市场。MRAM 一般包括外围驱动电路及多个磁性存储单元，所述磁性存储单元由一个穿通晶体管和一个磁阻隧道结(MTJ，Magnetic Tunnel Junction)组成。并且，为了与CMOS集成电路制备工艺相兼容，通常来说，所述MTJ是插在CMOS集成电路的两层金属层之间的，例如插在第一层金属层与第二层金属层之间，所述两层金属层之间通过金属通孔(via)相连。然而，由于MRAM在写入时需要较大的驱动电流，这一点对减小单元大小、隔离外围电路和降低功耗都产生了不利影响。降低驱动电流的一个方法是减小MTJ的尺寸。但是当MTJ的尺寸比上一层via的尺寸还小时，会使得在刻蚀上一层via时，本来应该在刻蚀到 MTJ时停止刻蚀的，却沿着上一层via超出MTJ的部分继续刻蚀，导致上一层via与下一层的金属层短路，从而严重影响MRAM的性能。为了解决上一层via与下一层的金属层短路的问题，提出在MTJ上覆盖一层保护刻蚀阻挡层，从而避免过刻蚀短路问题，该保护刻蚀阻挡层为氮化硅层(SiN)或氮掺杂的碳化硅层(NDC，Nitrogen Dopped Silicon Carbite)。然而，由于 MRAM 中的 MTJ 具有高的图形密度(pattern density)和高的纵横比(aspectratio)，使得SiN或NDC在覆盖过程中存在严重的凸悬(overhang)现象，从而使得在接下来淀积MTJ金属间介质层(IMD， Inter-Metal Dielectric)时容易产生空洞(void)问题，造成短路。关于凸悬现象请参考图1，图1为在MTJ上覆盖保护刻蚀阻挡层存在的凸悬现象的示意图，如图1所示，当在 MTJ103上沉积保护刻蚀阻挡层106时，由于MTJ103的图形密度大，即两MTJ103之间的间隔小，同时由于MTJ103的图形具有高的纵横比，而保护刻蚀阻挡层106在MTJ顶部的沉积速率大于在侧壁的沉积速率，造成保护刻蚀阻挡层106在MTJ103的顶部的厚度远大于其在侧壁的厚度，从而向侧面突出，形成凸悬现象，使得在接下来淀积金属间介质层(IMD， Inter-Metal Dielectric)时，两MTJ103之间的部分IMD填充不进去，产生空洞(void)，可能造成电路短路。其中，该MTJ103是制备在第一层金属层101上，第一层金属层101之间通过绝缘介质层102进行隔离，所述绝缘介质层102为掺碳的氧化硅；并且在所述MTJ103的上部还沉积了一层帽盖层(capping layer) 105，在所述MTJ103的下部还沉积了一层籽晶层(seed layer) 104，所述MTJ保护刻蚀阻挡层106沉积在所述帽盖层(cappinglayer) 105 上。所述帽盖层(capping layer) 105与所述籽晶层(seed layer) 104为导电材料，所述帽盖层(capping layer) 105的作用为保护MTJ103，同时使MTJ103与上一层via接触更好； 所述籽晶层(seed 1对吐)104有利于10\1103膜均勻生长，同时使10\1103与所述第一层金属层101接触更好。因此，如何提高MTJ中的IMD的填充能力，使其不产生空洞，成为一个非常关键的问题。为了解决这一问题，现有的一种方法是提高IMD的沉积温度，然而MRAM的制备温度不得超过350°C，这是因为当温度超过350°C后，MTJ的磁性会衰减，从而严重影响MRAM的性能。现有的另一种方法是采用高密度等离子体(HDP，High Density Plasma)化学气相淀积(CVD)工艺来沉积IMD，该方法形成的IMD具有较高的填充能力，可以有效地避免IMD 空洞问题。但是HDP CVD存在以下问题(1)在HDP CVD中，高填充能力的IMD介质层通常需要在高温下形成，且温度一般超过400°C，而MRAM的制备温度不得超过350°C ；(2)对12英寸半导体加工厂来说，其后段工艺通常采用大马士革结构 (damascene)，该工艺不存在IMD填充步骤，从而没有HDP仪器，因此若在MRAM的制备过程中引入HDP CVD，将会引发一些工艺流程控制问题，并且会大大增加MRAM的制备成本。因此，如何在低于350°C的温度下，提高MTJ中的IMD的填充能力，使其不产生空洞，成为目前业界亟需解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种提高MRAM中的MTJ金属间电介质的填充能力的方法， 以解决现有的提高MRAM中的MTJ金属间电介质的填充能力的方法通常需要高温条件，而当温度超过350°C后，MTJ的磁性会衰减，从而严重影响MRAM的性能的问题。为解决上述问题，本专利技术提出一种提高MRAM中的MTJ金属间电介质的填充能力的方法，其中所述MRAM包括MTJ磁性存储单元，所述MTJ磁性存储单元沉积在集成电路的第一金属层与第二金属层之间，所述第一金属层包括多个第一金属及隔离所述多个第一金属的介质层，该方法包括如下步骤(100)在所述第一金属层上沉积MTJ单元膜；(200)对所述MTJ单元膜进行光刻和刻蚀，形成多个楔形MTJ磁性存储单元；(300)沉积MTJ保护刻蚀阻挡层，沉积后的所述MTJ保护刻蚀阻挡层具有凸悬结构；(400)对所述MTJ保护刻蚀阻挡层进行回蚀，去除所述凸悬结构，且回蚀后所述 MTJ保护刻蚀阻挡层的侧墙厚度为第一厚度；(500)沉积 IMD ；以及(600)对所述IMD进行光刻和刻蚀，形成通孔和第二金属层。可选的，所述多个楔形MTJ磁性存储单元中的每个楔形MTJ磁性存储单元的侧面与底面的夹角为68° 85°。可选的，所述每个楔形MTJ磁性存储单元的侧面与底面的夹角为75° 80°。可选的，所述步骤000)的工艺条件为气体流量CHF3，10 50sccm ；02，5 50sccm ；Ar, 0 IOOOsccm ；功率0 400W ；压力5 60mTorr。可选的，所述第一厚度大于所述通孔超出所述楔形MTJ磁性存储单元的最大偏移值 dmaso可选的，所述dmax = (UdJd^d4,其中，Cl1为通孔的版图关键尺寸超出楔形MTJ磁性存储单元的版图关键尺寸的大小，d2为通孔的实际工艺关键尺寸的上限与通孔的版图标准关键尺寸之差，d3为楔形MTJ磁性存储单元的版图标准关键尺寸与楔形MTJ磁性存储单元的实际工艺关键尺寸下限之差，d4为曝光时通孔与楔形MTJ磁性存储单元之间的最差套刻精度。可选的，所述沉积IMD的温度小于350°C。可选的，所述IMD的材料为掺碳的氧化硅或基于SiH4制备的低温氧化硅或低温 TEOS。可选的本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：吴金刚，倪景华，于书坤，李锦，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。