自对准沟槽的形成方法技术

本发明专利技术涉及半导体装置的形成方法，其包含形成自对准沟槽，其中使用第一组沟槽（３００）来对准第二组沟槽（３０２）。本文所教示的方法可用作间距加倍技术，且因此可提高装置整合度。另外，通过使用极薄ＣＭＰ终止层（２１１）并使周围材料凹陷与所述ＣＭＰ终止层（２１１）的厚度大致相等的量可在所述装置的表面上提供改善的平坦性。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术实施例涉及半导体结构的形成方法，更具体来说涉及在半导体处理中形成 自对准沟槽的方法。
技术介绍
集成电路设计者制造更快更小集成电路的一种方式是降低包括集成电路的各元 件间的分隔距离。此增加衬底上电路元件密度的方法通常称作“缩放”或增加装置整合度。 在设计整合度较高的集成电路的方法中，人们研发出经改善的装置构造及制造方法。
技术实现思路
本专利技术揭示包含自对准沟槽的半导体结构的制造技术。自对准沟槽可用作间距加 倍技术的一部分，其可提高装置整合度。有利的是，本文所述的制造技术使得能够更精确地 蚀刻、将对衬底的应力降至最低和/或提高半导体结构表面的平坦性。附图说明本文所揭示的本专利技术的实例性实施例阐释于附图中，其并非按比例绘出而是仅用 于阐释目的图1显示部分形成的半导体装置的剖视图。图2显示使用光掩模图案化硬掩模后图1中部分形成半导体装置的剖视图。图3显示使用硬掩模图案化第二硬掩模后图2中部分形成半导体装置的剖视图。图4显示使某些层图案化并在所述层上形成间隔层后图3中部分形成半导体装置 的剖视图。图5显示在衬底中蚀刻出第一组沟槽后图4中部分形成半导体装置的剖视图。图6显示填充沟本文档来自技高网...

【技术保护点】
１．一种形成装置的方法，所述方法包括：在衬底上形成多晶硅层；在所述衬底中形成第一组沟槽，其中所述多晶硅层的剩余部分保留于所述衬底上在所述第一组的沟槽间的沟槽间区域中；使用填充剂材料填充所述第一组沟槽，其中所述填充剂材料向上至少延伸到毗邻所述多晶硅层的所述剩余部分的水平；从所述沟槽间区域选择性蚀刻所述多晶硅层的所述剩余部分；在所述沟槽间区域中的所述填充剂材料的侧壁上形成间隔层；及在所述衬底中在所述间隔层间蚀刻出第二组沟槽。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：沃纳·云林，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US