半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件，该半导体器件包括对抗浪涌电压等的旁路保护单元，实现了良好的耐压特性和低的导通电阻(低导通状态电压)，具有简单结构并且用于大电流目的。在本发明专利技术中，半导体器件包括：n+型GaN衬底1，其具有与支撑衬底欧姆接触的GaN层；FET，其在第一区域R1中具有n-型GaN漂移层2；以及SBD，其具有第二区域R2中的阳极电极，阳极电极与n-型GaN漂移层2形成肖特基接触。FET和SBD并联布置。FET的漏电极D和SBD的阴极电极C形成在n+型GaN衬底1的背面上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于大功率切换并且可以实现良好的耐压特性和低导通状态电压的小型半导体器件以及制造该半导体器件的方法。
技术介绍
对于大电流切换元件而言，需要的是高反向击穿电压和低导通电阻。为了实现针对浪涌电压等的保护，提出了一种如下的结构，在该结构中，肖特基势垒二极管(SBD)在与用作切换元件(PTLl)的功率场效应晶体管(FET)的源和漏之间附加地布置成并联。在蓝宝石衬底上形成的GaN基半导体层中，伴随功率FET(在PTLl中没有公开特定结构)的SBD 包括与AWaN层肖特基接触的阳极电极和与GaN层欧姆接触的阴极电极，并且在GaN层和 AlGaN层之间的界面处产生二维电子气。引文列表专利文献PTL 1 日本未经审查的专利申请公布No. 2008-219021
技术实现思路
技术问题在上述器件中，可以改进导通电阻和耐压特性，但是器件的整个表面变得复杂。在大电流切换元件中，存在使用垂直元件的趋势，在该垂直元件中，电流在半导体叠层体的厚度方向上流动。然而，在垂直元件的情况下，通过作为保护元件的SBD的环境来确定载流能力。因此，难以增大载流能力，并且当施加具有大电流的浪涌电压等时，不能释放充足量的电流。本专利技术的目的在于提供一种半导体器件以及制造半导体器件的方法，该半导体器件包括对抗浪涌电压等的旁路保护单元，该半导体器件实现良好的耐压特性和低的导通电阻(低导通状态电压)，具有简单结构，并且用于大电流目的。问题的解决方法本专利技术的半导体器件包括第一导电类型衬底；FET，其具有第一导电类型漂移层并且在衬底的第一区域中构成切换元件；以及SBD，其具有与位于衬底的第二区域中的第一导电类型层进行肖特基接触的电极。FET和SBD并联布置，衬底是GaN衬底，并且FET的背面电极和SBD的背面电极(肖特基电极的相对物)形成在GaN衬底的背面上。在此，本专利技术的半导体器件往往是诸如用于光电装置的电子设备的电器件、用于重型电气设备的电器件、用于汽车电子装置的电器件和用于电动火车等的电器件中的任一个。在上述结构中，作为切换元件的垂直FET和垂直SBD被并联布置在同一 GaN衬底上，并且SBD用作对抗浪涌电压等的FET的保护元件。GaN衬底具有导电性，并且诸如FET 的漏电极或SBD的阴极电极的背面电极可以通过欧姆接触被直接形成在GaN衬底的背面上。背面电极可以是同时形成的集成主体，并且可以是漏电极和阴极电极的公共电极。在4这种情况下，实现了具有小尺寸的简单结构。FET的沟道可以具有产生二维电子气等的金属氧化物半导体(MOS)结构或高电子迁移率晶体管(HEMT)结构。此外，由于GaN基漂移层等被直接形成在GaN衬底上，因此不需要使用缓冲层等。 通过简化外延叠层体的结构而不使用缓冲层，简化了制造工艺，并因此制造时间可以缩短并且制造产率可以提高。通过将上述优点与将FET和SBD安装在同一 GaN衬底上并且以共享方式形成背面电极的优点结合，可以简化整个结构并且可以实现尺寸的减小。由于在GaN衬底上形成的GaN基半导体层是垂直元件并且具有良好的耐压特性和低的导通电阻，所以可以通过大电流。在沟道具有HEMT结构的情况下，在宽带隙半导体之中，与SiC等相比，使用GaN(GaN包括外延生长的并且具有不同带隙的许多晶体)来容易地形成异质器件。因此，可以容易地形成诸如二维电子气层的沟道。因此，可以实现显著低的导通电阻。在此，可以被称作漂移层的SBD的第一导电类型层被简称为第一导电类型层，而不用再说“漂移”来将SBD的第一导电类型层与FET的第一导电类型漂移层区分开。在制造方法等的描述中，会存在以下情况在特定制造方法中，在FET和SBD中形成公共的第一导电类型漂移层。在这种情况下，对于这两种第一导电类型层要额外说“漂移”。SBD的第一导电类型层和FET的第一导电类型漂移层可以在相同的膜形成时刻处被形成或者可以独立地被形成。如以下所描述的，即使在它们在相同的膜形成时刻处被形成的情况下，也可以在FET和SBD之间设置防止或阻隔电流穿过的物体。半导体器件可以包括在第一区域中的第一导电类型漂移层上形成的并且在其内均具有形成的开口的第二导电类型层和第一导电类型盖帽层，其中，FET的圆柱形沟道形成部分被设置成接触开口的内表面，栅电极被设置成使得栅电极和开口中的第二导电类型层的内表面夹住沟道形成部分，并且第二导电类型层从第一区域延伸到第二区域并且接触 SBD的肖特基电极。采用这种延伸的第二导电类型层，可以形成SBD的肖特基电极的保护环，其可以提高SBD的耐压特性。第二导电类型层不必与SBD的肖特基电极欧姆接触，但是欧姆接触进一步提高耐压特性。沟道形成部分是在HEMT结构情况下的再生长层，存在其中沟道形成部分自身包括沟道的情况(HEMT结构)和其中沟道形成部分自身不包括沟道并且是用于在第二导电类型层中形成反转层的沟道的绝缘膜的情况(M0S结构)。沟道部分可以是再生长层，其包括载流子传送通过的第一 GaN基半导体层和具有的带隙比第一 GaN基半导体层的带隙大的第二 GaN基半导体层。因此，沟道部分可以由具有高迁移率的二维电子气构成并且导通电阻可以减小。通过使第二区域中的第一导电类型层延伸到第一区域来形成FET的漂移层，并且 (dl)可以形成连续主体，而在第一导电类型层的第一区域和第二区域之间不设置电流障碍，(d2)i型GaN基层可以被介于在其间，(d3)绝缘层可以介于在其间，或者(d4)凹槽可以形成在其间。因此，FET和SBD可以任何电平处彼此电分离，以便满足可靠性、抵抗浪涌等的各种所需电平。包括一起成组的两个或更多个FET的FET区域和包括一起成组的两个或更多个 SBD的SBD区域被布置在GaN衬底上，FET区域和SBD区域之间具有边界。FET可以采用单个或成组方式被并联连接到相应的一个或多个SBD。在此，与属于同一组的FET并联连接的SBD属于同一组。因此，可以实现简单布线构造，同时应对大电流。例如，在为了处理大电流而包括多个FET的器件中，通过在与边界的方向相垂直的方向上布置包括多个FET和一个或多个SBD的组(其间设置有边界的SBD和FET的上电极(阳极电极和源电极)被彼此电连接)，可以容易地通过膜形成来形成大电流的电流路径，并因此可以简化制造工艺。包括一起成组的两个或更多个FET的两个或更多个FET区域和包括一起成组的两个或更多个SBD的一个或多个SBD区域被布置在GaN衬底上，使得两个或更多个FET区域和一个或多个SBD区域中的一个被介于在其他区域之间。FET可以采用单个或成组方式被并联连接到相应的一个或多个SBD。由于容易地执行FET和SBD的分组，因此可以容易地选择彼此并联连接的多个相同的组。另外，在同一组中，可以容易地执行其中同相进行导通/ 截止操作的同相子组的区分。因此，可以采用简单结构来实现需要对同相的多个FET执行导通/截止操作的大电流的电路通路和信号线的区分。由于FET区域和SBD区域被设置成彼此相邻，因此在FET区域和SBD区域中产生的热被容易地传导到相邻的区域。因此，尽管可以采用简单结构来通过大电流，但是温度也不会局部地增大，由此可以提高耐热性。两个或更多个FET和一个或多个SBD被布置在GaN衬底上。SBD均位于与FET相邻的至本文档来自技高网...

【技术保护点】
１．一种半导体器件，包括：场效应晶体管（ＦＥＴ），所述场效应晶体管（ＦＥＴ）包括第一导电类型的漂移层，并且在具有与支撑衬底形成欧姆接触的ＧａＮ层的衬底的第一区域中构成切换元件；以及，肖特基势垒二极管（ＳＢＤ），所述肖特基势垒二极管（ＳＢＤ）具有与位于所述衬底的第二区域中的第一导电类型层形成肖特基接触的电极，其中，平行布置所述ＦＥＴ和所述ＳＢＤ，以及在所述衬底的背部形成所述ＦＥＴ的背面电极和所述ＳＢＤ的背面电极。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：冈田政也，木山诚，八重樫诚司，中田健，
申请(专利权)人：住友电气工业株式会社，住友电工光电子器件创新株式会社，
类型：发明
国别省市：JP