存储电容器制造技术

本发明专利技术公开了存储电容器及包括存储电容器的半导体存储器件。一种存储电容器包括：第一供电单元和第二供电单元，以及串联在第一供电单元和第二供电单元之间的至少两个大容量电容器。

【技术实现步骤摘要】
存储电容器本申请是2009年3月19日递交中国专利局的申请号为200910128457. X，名为“存储电容器及包括存储电容器的半导体存储器件”的专利申请的分案。相关申请的交叉引用本专利技术要求分别于2008年3月21日和2008年11月沈日递交的韩国专利申请 10-2008-0026342和10-2008-0117999的优先权，其全部内容通过引用合并于此。
技术介绍
本专利技术涉及具有存储电容器的集成电路，更具体地，涉及存储器件。诸如动态随机存取存储器(DRAM)之类的存储器通常在低电压下以高速操作。在高速操作中，封装/板的小的电感对电流供应造成了干扰。在使用低电源电压来降低功耗时，电源电压中的噪声显著地改变了电路延迟，从而导致了存储器件中的误差。为了克服这种问题，必须减少电源电压中的噪声。也就是说，需要降低外部电源与片上电路之间的阻抗，或者通过增加芯片中的电路附近的存储电容器的电容来降低阻抗。 这里，在供电装置中使用了存储电容器，以最小化由功耗所导致的电压降。尽管对于高频噪声而言使用具有小的等效串联电阻(ESR)的存储电容器可以获得足够小的阻抗，但是对于低频噪声而言这种解决方案需要具有相对大的电容的存储电容器。
技术实现思路
本专利技术的一些实施例致力于提供一种存储电容器，该存储电容器用于使低频噪声稳定而不必增加芯片面积。本专利技术的一些实施例还致力于提供一种存储电容器，该存储电容器用于在施加高电压时通过使用大容量电容器来防止泄漏电流的增大。本专利技术的一些实施例还致力于提供一种存储电容器，该存储电容器用于实现大电容而不占用额外的面积。本专利技术的一些实施例还致力于提供一种具有存储电容器的集成电路，该存储电容器具有上述特征。本专利技术的一些实施例还致力于提供一种半导体存储器件，该半导体存储器件用于在施加高电压时通过使用单元电容器作为外围电路的存储电容器来防止泄漏电流的增大。根据本专利技术的一方面，提供了一种存储电容器，该存储电容器包括第一供电单元和第二供电单元，以及串联在第一供电单元与第二供电单元之间的至少两个大容量电容器。根据本专利技术的另一方面，提供了一种存储电容器，该存储电容器包括第一供电单元和第二供电单元，具有多个并联的大容量电容器的第一电容器组，以及具有多个并联的大容量电容器的第二电容器组，其中第一电容器组和第二电容器组串联在第一供电单元与第二供电单元之间。所述存储电容器还可以包括在第一供电单元与第二供电单元之间的、与所述至少两个大容量电容器相并联的MOS电容器。所述大容量电容器可以被布置在基板上的MOS电容器上方。所述大容量电容器可以是堆叠式电容器，所述堆叠式电容器包括依次堆叠的下部电极导电层、电介质层和上部电极导电层。第一供电单元可以包括接收第一能量供应的第一供电线路，并且第一电极可以连接到第一供电线路，第二供电单元可以包括接收第二能量供应的第二供电线路，并且第三电极可以连接到第二供电线路。电介质层可以是高电介质薄膜或铁电薄膜。根据本专利技术的另一方面，提供了一种半导体存储器件，该半导体存储器件包括具有单元电容器的存储单元以及具有存储电容器的外围电路。该存储电容器包括串联在第一供电单元与第二供电单元之间的至少两个大容量电容器，所述大容量电容器中的每个大容量电容器具有基本上与所述单元电容器的电容相同的电容。根据本专利技术的又一方面，提供了一种半导体存储器件，该半导体存储器件包括具有单元电容器的存储单元以及具有存储电容器的外围电路。该存储电容器包括具有多个并联的大容量电容器的第一电容器组，以及具有多个并联的大容量电容器的第二电容器组。第一电容器组和第二电容器组串联在第一供电单元与第二供电单元之间，并且第一电容器组和第二电容器组中的大容量电容器中的每个大容量电容器具有与所述单元电容器相同的电容。由于存储器件在平面中包括单元阵列区域和外围区域，因此当在单元区域中对单元电容器进行图案化时，在外围电路区域中对所述大容量电容器相同地进行图案化。特别地，所述单元电容器是根据本专利技术的实施例的在存储器件中的基板上的位线上方形成的、 具有位线上电容器(COB，capacitor on bit line)结构的堆叠式电容器。在形成具有堆叠式结构的单元电容器时，可以在外围电路区域中相同地形成大容量电容器。也就是说，可以在外围电路区域中形成大容量电容器而没有金属接点，并且可以将所述大容量电容器布置在MOS电容器上方。第一供电单元可以选自电源电压(Vdd)线路、高电压(Vpp)线路、核心电压 (Vcore)线路以及位线预充电电压(Vblp)线路之一。第二供电单元可以是地电压(Vss)线路或负偏压(Vbb)线路。附图说明图1是示出了根据本专利技术的第一实施例的存储电容器的图示；图2是根据本专利技术的第二实施例的存储电容器的电路图；图3是图2所示的存储电容器的布局图；图4是沿线A-B而截取的、图3中的存储电容器的横断面视图；图5是基板的横断面视图，该基板具有存储电容器的MOS电容器和大容量电容器；图6是示出了 DRAM的电路图；图7是根据本专利技术的第三实施例的存储器件的横断面视图。具体实施例方式本专利技术的其它的目的和优点可以通过以下描述来理解，并且参照本专利技术的实施例将变得明显。图1是示出了根据本专利技术的第一实施例的存储电容器的图示。参照图1，根据第一实施例的存储电容器包括第一供电单元120，第二供电单元 140，以及在第一供电单元120和第二供电单元140之间的至少两个大容量电容器160和 180。根据第一实施例的存储电容器还包括在第一供电单元120与第二供电单元140之间的、与所述大容量电容器相并联的MOS电容器170。可以省去MOS电容器170。MOS电容器 170具有在nF范围内(例如，数十nF)的电容。大容量电容器160和180各具有在μ F 范围内(例如，数个yF)的电容。大容量电容器160和180各具有由第一电极(存储节点)、电介质和第二电极(板)构成的堆叠结构。可以使用多晶硅或金属薄膜来形成大容量电容器160和180中的每个大容量电容器的第一电极和第二电极。可以使用高电介质或铁电材料来形成所述电介质。如上文所述，根据第一实施例的存储电容器使用大容量电容器160和180来去除低频噪声。由于大容量电容器160和180每个均具有在施加高电压时泄漏电流增大的问题， 因此可以将至少两个大容量电容器相串联。大容量电容器160和180具有大的ESR。由于通过只使用大容量电容器160和180 可能不能去除高频噪声，因此与大容量电容器160和180相结合地使用MOS电容器170，以去除任何高频噪声。图2是根据本专利技术的第二实施例的存储电容器的电路图。参照图2，该存储电容器包括第一供电单元220，第二供电单元M0，具有多个并联的大容量电容器的第一电容器组260，以及具有多个并联的大容量电容器的第二电容器280 ο这里，第一电容器组260和第二电容器组观0串联在第一供电单元220与第二供电单元240之间。此外，图2中的存储电容器还包括与第一供电单元220和第二供电单元 240相并联的MOS电容器270。MOS电容器270可以是可选的。MOS电容器270具有在nF范围内(例如，数十nF)的电容。第一电容器组沈0 和第二电容器组观0中的每个大容量电容器具有在μ F范围内(例如，数个本文档来自技高网...

【技术保护点】
１．一种存储电容器，包括：第一供电单元和第二供电单元；以及串联在第一供电单元与第二供电单元之间的至少两个大容量电容器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朴根雨，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR