提供了一种高侧隔离的栅极驱动控制器电路，其具有导通时间限制电路以防止隔离变压器饱和，还具有通用加电电路，该通用加电电路适用于对于不同输入电压电平的情况给驱动器提供恒定电压。
【技术实现步骤摘要】
具有抗饱和电路的栅极驱动控制器电路及其加电电路
技术介绍
驱动器控制电路经常用于激励照明系统以及其他功率变换应用的开关电源中的功率开关设备，如MOSFET，IGBT等，同时将开关控制电路与功率变换电路的高压隔离。但是，很多传统的栅极驱动控制器电路性能差并且无法在高占空比的情况下可靠地提供足够的驱动电压以激励功率M0SFET，并且为了解决上述问题的某些方法又存在驱动器隔离变压器铁芯饱和的问题。图IA示出了功率变换器的部分，其中升降压DC-DC变换器电路300具有一个或多个由隔离的驱动器电路驱动的功率开关。在该系统中，变换器包括降压变换器级310，紧接着是升压变换器320。降压变换器310在输入端Vin+和Vin-接收DC输入，并且包括MOSFET Ql (其中漏极连接至Vin+并且源极连接至升压变换器320的高侧输入)，以及跨接降压变换器输出线的二极管D2。升压变换器320具有连接至高输入的串联电感L以及连接在电感 L和低端之间的第二 MOSFET Q2，以及从电感L和Q2的公共节点连接至高输出Vout的二极管D3，其中一对串联的输出电容器C2和C3连接在Vout和低端之间。图IA中的传统高侧驱动控制器电路IOOa用于驱动Ql的栅极-源极电压Vgs以进行降压级310的操作。控制器IOOa接收来自加电电路200a的功率(Vcc)并且包括变压器Tl以用于将驱动开关控制(未示出)与升降压变换器300的可能的高电压相隔离。PWM 控制器110选择性地提供方波从而以方波信号驱动变压器初级电路，变压器初级电路包括变压器初级、DC隔直流电容Cl以及电阻R1。来自控制器元件110的PWM信号通过电阻Rl和串联电容Cl耦合至变压器初级， 并且变压器次级向包括二极管Dl和电阻器Rgs的整流器电路提供隔离的AC功率，从而选择性地提供作为降压变换器310中的晶体管Ql栅极和源极端之间电压的栅极控制信号 (Vgs)。但是示出的控制器IOOa在高PWM占空比水平时不能提供必要的栅极驱动电压，因此可能不能够可靠地导通M0SFETQ1。图IB示出了另一种传统的驱动器电路100b，其具有在高次级电路节点增加的DC 隔直流电容器C2，以解决关于高占空比情况下图IA的设计的电压充足性问题。虽然该方法在稳定状态操作中是一个改进，但当PWM控制器110保持导通状态(stay on)过久或者关掉时，驱动器电路变压器Tl可能饱和，导致来自第二电容器C2的电荷无意地导通MOSFET Q1。尤其是，一些PWM控制器，如L6562，在电路输出低于设定点电压时，将一直将输出保持在高电平。如果图IB示出的驱动电路用于驱动图IA所示的Q1，那么在几微秒之后，栅极驱动变压器Tl将饱和，Ql将被关断并且输入不能够传输能量至负载。这将进而导致L6562控制器110的Vcc降低，以及PWM控制器110停止。随着PWM控制器110停止，初级侧DC隔直流电容器Cl将传输能量至次级侧，导致Ql的导通，这将导致Ql故障。图IB的电路IOOb 的另一个潜在问题是如果Cl的电容很大并且变压器末饱和，当控制器110关断时，次级电路的DC隔直流电容器C2可能会缓慢放电，这可能导致FET Ql的导通。图IC示出了另一传统的驱动器设计100c，其中在低次级电路支路上增加次级侧 MOSFET Q0，其具有连接至高次级绕组的控制栅极。该设计采用晶体管QO来控制变压器的饱和，如US专利号为6807071所描述的，其通过引用结合于本文。但是，该方法引入附加的 MOSFET元件，因此增加了电路的尺寸和成本。如图IA所示，PWM控制器110接收来自加电电路200a的功率(Vcc)。在图IA的情况中，具有变压器T2的电荷泵型加电电路200a被用于产生Vcc，但是该电路存在当负载变化以及/或在从AC输入源210接收不同的AC输入电压时的输出稳定性差的问题。图ID是示出了可采用的全波整流器加电电路200b的部分原理图，但该设计在输入电源电平和/或输出负载条件改变时，同样不能给控制器110和其他集成电路提供稳定的电源电压Vcc。因此，这里存在改进的栅极驱动器电路和加电电路的需求，以用于在缓和隔离变压器铁芯饱和的同时，提供与驱动开关设备相隔离的开关控制电路。
技术实现思路
提供一种驱动控制器电路以用于驱动晶体管的控制端，该驱动控制器电路包括连接至被驱动晶体管的端子的第一和第二驱动器输出，以及具有绕制在铁芯上的初级和次级绕组的驱动器变压器，其中次级绕组的一端耦合至第二驱动器输出。驱动器电路还包括具有控制输入和PWM输出的脉宽调制(PWM)驱动器，以及第一电容器，该第一电容器耦合在初级绕组的第一端和PWM输出之间，以及第二电容器，该第二电容器耦合在次级绕组的第一端和第一驱动器输出之间，以及整流器，该整流器耦合在第一和第二驱动器输出之间。提供限制电路，其包括耦合至PWM输出的限制电路输入以及耦合至PWM控制器的限制控制输出，其中限制控制输出向PWM控制器提供限制控制信号以用于限制PWM输出的导通时间 (on-time)处于或者低于导通时间阈值。在某些实施例，导通时间阈值被设置成防止驱动器变压器铁芯饱和。在某些实施例中的限制电路包括耦合在限制电路输入和中间节点之间的电阻器、 耦合在中间节点和电路地线之间的限制电路电容，以及包括耦合至中间节点的阳极和耦合至限制控制输出的阴极的限制电路二极管。在不同的实施例中，第二电阻器和限制电路电容设置限制电路的时间常数，其决定了当PWM输出被激活时，中间节点的电压上升至电压阈值的上升时间，以及该中间节点电压的上升时间决定导通时间阈值。提供加电电路以给PWM控制器供电，该加电电路具有可耦合至AC输入源的输入， 以及具有耦合至输入以接收AC输入功率的初级以及第一和第二次级绕组的变压器。第一次级绕组具有耦合至第一加电电路整流器的第一端和耦合至电路地线的第二端，以及第二次级环绕耦合至电路地线的第一端和耦合至第二加电电路整流器的第二端。加电电路输出耦合至第一和第二整流器并且提供基本上恒定的输出电压以用于向PWM控制器电路供电， 而不受AC输入功率的电压的影响。在某些实施例中，第一整流器具有耦合至第一次级绕组的第一端的阳极，第二整流器具有耦合至第二次级的第二端的阳极以及耦合至输出的阴极。加电电路在这些实施例中还包括在第一整流器的阴极和中间加电电路节点之间的电阻，以及具有耦合至电路地线的阳极以及耦合至中间节点的阴极的齐纳管(zener)。该电路进一步包括具有耦合至输出的第一端、耦合至第一整流器的第二端以及耦合至中间节点的控制端的晶体管，其中控制端和第一端之间的电压确定了第一和第二晶体管端子之间的晶体管阻抗。由此晶体管选择性地当输出电压小于齐纳二极管的齐纳电压时，将第一整流器连接至输出，而当输出电压大于齐纳电压时将第一整流器从输出断开。加电电路在某些实施例中还包括耦合在输出和电路地线之间的输出电容，以及具有耦合至电路地线的阳极以及耦合至输出的阴极的第二齐纳二极管。附图说明一个或多个示例性实施例在接下来的详细说明以及附图中给出，其中图IA是示出了具有电荷泵加电电路和高侧栅极驱动器电路的传统功率转换系统的部分的原理图；图IB是示出了具有增加的第二电容器的另一个传统驱动器电路的部分原理图；图IC是示出本文档来自技高网...
【技术保护点】
１．一种用于驱动晶体管的控制端子的驱动器电路，该驱动器电路包括：在操作上选择性地提供驱动信号至晶体管的控制端子的第一驱动器输出；可耦合至晶体管的第二端子的第二驱动器输出；驱动器变压器，包括：铁芯，绕制在铁芯上的初级绕组，以及绕制在铁芯上具有第一端和耦合至第二驱动器输出的第二端的次级绕组；脉宽调制（ＰＷＭ）控制器，包括：ＰＷＭ输出，以及控制输入；耦合在驱动器变压器的初级绕组的第一端和ＰＷＭ输出之间的第一电容器；耦合在驱动器变压器的次级绕组的第一端和第一驱动器输出之间的第二电容器；耦合在第一驱动器输出和第二驱动器输出之间的第一整流器；以及限制电路，包括：耦合至ＰＷＭ输出的限制电路输入，以及耦合至ＰＷＭ控制器的限制控制输出，该限制控制输出提供限制控制信号至所述控制输入以限制ＰＷＭ输出的导通时间在处于或低于导通时间阈值。
【技术特征摘要】
【专利技术属性】
技术研发人员：姚刚，B·张，T·张，
申请(专利权)人：通用电气公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。