【技术实现步骤摘要】
本专利技术涉及半导体测试领域，特别涉及一种栅氧化层完整性的测试结构及测试方 法和一种介质层完整性的测试结构及测试方法。
技术介绍
在半导体器件的制造过程中，为了对制造工艺进行监控，保证半导体器件的可靠 性，通常的做法是在器件中形成测试结构(testkey)，用于一些关键参数的测试。在CMOS工 艺中，栅氧化层(gate oxide)是器件结构中的重要结构，栅氧化层应该是一个理想的介质 层，其中没有影响其绝缘特性的缺陷，但是，在制造过程中如离子扩散侵入、俘获电荷等因 素都会影响栅氧化层的质量。栅氧化层完整性(gate oxide integrity，简称G0I)测试是验证栅氧化层质量的 测试过程。在半导体器件的制造过程中，一般都要形成专门的测试结构用于栅氧化层完整 性测试，检测栅氧化层中是否存在缺陷，防止栅氧化层缺陷造成器件的可靠性下降。类似 的，在互连结构形成之后，需要对相邻互连结构之间的介质层的完整性测试，防止由于离子 扩散等缺陷造成介质层的击穿电压下降，使得器件的可靠性下降。图1给出了现有技术的一种栅氧化层完整性的测试结构。首先提供待测器件，所 述待测器件中...
【技术保护点】
一种栅氧化层完整性的测试结构，包括：依次位于衬底上的栅氧化层、栅电极、连接所述衬底的第一连接垫、连接所述栅电极的第二连接垫以及与所述第一连接垫和第二连接垫之间均具有间隔的第三连接垫，其中所述第一连接垫、第二连接垫、第三连接垫形成于同一介质层中；第一焊垫，连接于所述第一连接垫；第二焊垫，连接于所述第二连接垫；其特征在于，还包括第三焊垫，连接于所述第三连接垫。
【技术特征摘要】
【专利技术属性】
技术研发人员：周清华，杨莉娟，何莲群，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。