【技术实现步骤摘要】
本专利技术涉及制造半导体器件的方法以及制造半导体器件的设备。
技术介绍
半导体器件小型化和多层化上的进步使得电流密度增加,从而导致严重的电子迁移(EM)。采用具有高EM电阻的铜(Cu)的多层布线技术,对于半导体器件的更高集成化因而是必须的。制造铜布线的工艺使用所谓的大马士革工艺(Damascene process),其是在绝缘层中预形成对应于布线图的线槽,然后通过在线槽中注入铜形成布线。制造铜布线的工艺还采用所谓的双大马士革工艺,其在布线槽内预形成导通孔(via hole),然后通过在线槽和导通孔内都注入铜来同时形成布线和导通接触(via contact)。在大马士革工艺之后的铜布线上,保护层SiC、SiN等设置在铜布线和绝缘层(例如,低介电常数膜,低K膜)之间,所述绝缘层设置在铜布线上。该保护层用作铜布线表面的抗氧化膜、铜的防扩散膜以及导通孔的蚀刻终止膜。包含SiC、SiN等绝缘膜的保护层与铜布线之间的粘结力很弱。这降低了铜布线的可靠性。而且,保护层使得导通孔的蚀刻变得复杂,从而降低了半导体器件的生产率。为解决该问题,在现有技术中,已经推出一种将金属材料用于 ...
【技术保护点】
1.一种阻隔膜的形成方法,包括:在包括绝缘膜的成膜对象的表面上形成作为阻隔膜的ZrBN膜,其中所述绝缘膜包括孔和布线槽,其中所述ZrBN膜形成在所述孔和所述布线槽各自的内表面上以及所述绝缘膜上。
【技术特征摘要】
...
【专利技术属性】
技术研发人员:畠中正信,津曲加奈子,石川道夫,
申请(专利权)人:株式会社爱发科,
类型:发明
国别省市:JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。