一种浅槽负斜角终端结构及其制备方法技术

本发明专利技术公开了一种适用于功率MOS器件的浅槽负斜角终端结构及其制备方法，芯片中央为有源区，外围为终端区，有源区和终端区共同的n+衬底底部为器件的漏极，n+衬底之上为n-漂移区；在有源区的n-漂移区中设置有多个元胞，每个元胞最下面是p+阱区，p+阱区上面为p体区，p体区中设有n+源区，n+源区上方为源电极，源电极将n+源区与p体区短路连接；相邻的两个源电极之间设有一个多晶硅栅极，多晶硅栅极的正下面设置有栅氧化层；在终端区的p+阱区中，通过两步刻蚀方法，设置有一个两侧垂直、底部深入到n-漂移区中的沟槽，整个沟槽中填充有氮氧化硅。本发明专利技术的结构，兼顾到击穿电压、终端面积、以及稳定性和机械强度。

【技术实现步骤摘要】

本专利技术属于电力半导体器件
，涉及一种适用于功率MOS器件的浅槽负斜角终端结构，本专利技术还涉及该种浅槽负斜角终端结构的制备方法。
技术介绍
在功率MOS高压器件制造过程中，终端技术的选择会直接影响其耐压及其稳定性。常用的结终端技术为场板(FP)、场限环(FLR)、结终端延伸(JTE)、横向变掺杂(VLD)、 台面技术及其复合技术。由于功率MOS器件(如功率MOSFET和IGBT)采用多元胞并联结构，最外侧元胞的pn结末端终止于表面，并且其P区较浅等特殊性，因此，不能采用常规的机械磨角方法来形成台面终端，通常采用场板和场环的复合结构。虽然这些结构的工艺简单，但当耐压较高时，两者所占用的面积很大，导致芯片的利用率很低。并且，场限环对参数设计要求苛刻，对界面电荷非常敏感，场板技术对介质层的质量有较高的要求。以上这些原因都使得现有的功率MOS高压器件的开发受到很大的限制。
技术实现思路
本专利技术的目的是，提供一种适用于功率MOS器件的浅槽负斜角终端结构，解决了现有的功率MOS器件结终端稳定性差、占用芯片面积大的问题。本专利技术的另一目的是，提供上述适用于功率MOS器件的浅槽负斜角终端结构的制备方法。本专利技术所采用的技术方案是，一种适用于功率MOS器件的浅槽负斜角终端结构， 芯片中央为有源区，外围为终端区，有源区和终端区共同的n+衬底底部为器件的漏极D，n+ 衬底之上为η—漂移区；在有源区的IT漂移区中设置有多个元胞，每个元胞最下面是P+阱区，P+阱区上面为ρ体区，ρ体区中设有η+源区，η+源区上方为源电极S，源电极S将η+源区与ρ体区短路连接；相邻的两个源电极S之间设有一个多晶硅栅极G，多晶硅栅极G的正下面设置有栅氧化层；在终端区的ρ+阱区中，通过两步刻蚀方法，设置有一个两侧垂直、底部深入到η—漂移区中的沟槽，整个沟槽中填充有氮氧化硅。本专利技术所采用的另一技术方案是，一种适用于功率MOS器件的浅槽负斜角终端结构的制备方法，该方法按照以下步骤具体实施步骤1、利用常规工艺完成芯片的有源区制备；步骤2、在掩模版I的掩蔽下，利用离子束刻蚀机在终端区进行斜角刻蚀，形成侧面负斜角为θ、斜面高度为Cl1、表面宽度为2Wl的沟槽；步骤3、在掩模版II的掩蔽下利用反应等离子刻蚀机在终端区进行二次垂直刻蚀， 形成侧壁陡直、窗口宽度为2w、深度为d、底部斜角为θ的浅槽负斜角终端结构；步骤4、利用等离子增强化学气相淀积方法对沟槽区填充氮氧化硅钝化膜，并反刻，最后完成背面减薄、电极制备，即成。本专利技术的有益效果是，该浅槽负斜角终端结构，能够在击穿电压和终端面积之间取得很好的折衷，同时还兼顾功率MOS器件耐压的稳定性和机械强度，降低工艺成本。附图说明图1是本专利技术浅槽负斜角终端结构制备方法的流程示意图，其中，图a为步骤1的制作效果示意图，图b是步骤2的制作效果示意图，图c是步骤3的制作效果示意图，图d 是最终得到的用于功率MOS器件的浅槽负斜角终端剖面结构示意图；图2是本专利技术的浅槽负斜角终端的击穿电压随沟槽参数的变化曲线，其中，图a是沟槽深度d与击穿电压的关系，图b是沟槽半宽度w与击穿电压的关系，图c是斜角θ与击穿电压的关系，图d是斜面高度Cl1与击穿电压的关系；图3是采用本专利技术浅槽负斜角终端的功率MOSFET击穿特性曲线。具体实施例方式下面结合附图和具体实施方式对本专利技术进行详细说明。参照图ld，本专利技术的适用于功率MOS器件的浅槽负斜角终端结构是，芯片中央为有源区，外围为终端区，有源区和终端区共同的η+衬底底部为器件的漏极D，η+衬底之上为 η_漂移区；在有源区的η_漂移区中设置有多个元胞，每个元胞最下面是P+阱区，P+阱区上面为ρ体区，ρ体区中设有η+源区，η+源区上方为源电极S，源电极S将η+源区与ρ体区短路连接；相邻的两个源电极S之间设有一个多晶硅栅极G，多晶硅栅极G的正下面设置有栅氧化层；在终端区的ρ+阱区中，通过两步刻蚀方法，设置有一个两侧垂直、底部深入到η—漂移区中的沟槽，整个沟槽中填充有氮氧化硅(SiON)。参照图1，本专利技术适用于功率MOS器件的浅槽负斜角终端结构的制备方法，按照以下步骤实施步骤1、利用常规工艺完成芯片的有源区制备，参照图Ia ；步骤2、在掩模版I的掩蔽下，利用离子束刻蚀机(简称IBE)在终端区进行斜角刻蚀，形成侧面负斜角为θ、斜面高度为Cl1、窗口宽度为2Wl的沟槽，参照图Ib ；步骤3、在掩模版II的掩蔽下利用反应等离子刻蚀机(简称RIE)在终端区进行二次垂直刻蚀，形成侧壁陡直、窗口宽度为2w、窗口深度为d、底部斜角为θ的浅槽负斜角终端结构，参照图Ic;步骤4、利用等离子增强化学气相淀积(简称PECVD)方法对沟槽区填充氮氧化硅 (SiON)钝化膜，并反刻，最后完成背面减薄、电极(即源电极S、多晶硅栅极G、漏极D)制备即成，得到图Id所示结构。本专利技术的适用于功率MOS器件的浅槽负斜角终端结构的耐压机理是由于沟槽底部存在负斜角θ，为了达到电荷平衡，η—区一侧空间电荷区向负斜角的斜面收缩。通过有效地控制空间电荷区的电荷量，保证空间电荷区展宽在斜面上，于是该处的电场集中被有效缓解，器件的击穿电压得到提高。本专利技术的适用于功率MOS器件的浅槽负斜角终端结构中，沟槽深度和宽度会直接影响空间电荷区的电荷量。为了有效地限制空间电荷区的电荷量，沟槽深度d可设在ρ区一侧空间电荷区内靠近边界处。如果槽底远离其边界，则不利于对电荷进行控制；如果槽底深入空间电荷区内部，则电场线会在沟槽拐角处集中，击穿电压大幅降低。所以，沟槽深度 d、沟槽宽度2w，以及负斜角θ及斜面高度Cl1的参数设置都很关键。为了提取最佳的结构参数，以600V的功率MOSFET为例，利用ISE软件模拟分析了沟槽结构参数对表面击穿电压的影响。图2是本专利技术的浅槽负斜角终端结构的表面击穿电压随各沟槽参数的变化曲线。由图加可见，当沟槽半宽度w为ΙΙΟμπκ θ为4°、屯为2.5 μ m时，击穿电压随槽深d的增加先增大后减小，且当d为3. 5 μ m时，击穿电压达到最大值630V。由图2b可见，当d为3. 5μπκ θ为4°、(I1为2. 5 μ m时，击穿电压随槽宽w的增加而增加，但增加幅度逐渐减缓。由图2c可见，当d为3.5 μ m、w为110 μ m、(I1为2· 5 μ m 时，击穿电压随斜角增加先迅速增加后逐渐减小，且当θ为4°时，可获得最大击穿电压 630V。由图2d可见，当d为3. 5 μ m、w为110 μ m、θ为4°时，击穿电压随斜面高度(I1的增大而减小。相比较而言，d是击穿电压的敏感参数，其值取在ρ区空间电荷区内靠近边缘处较好。w越大，器件的击穿电压越接近于平行平面结的击穿电压，但这不仅会增大芯片终端区的面积，而且会导致反向漏电流增加，导致器件特性变差。θ对器件面积的影响很大，Cl1 则主要取决于耐压要求。综合考虑芯片的耐压特性、终端面积及制作工艺等因素，对击穿电压为 630V 器件，选取 d 为 3. 5ym、w 为 110 μ m、θ 为 4°、Cl1 为 2. 5 μ m。本专利技术的适用于功率MOS器件的浅槽负斜角终端结构的器件特性评价是图3给出了具有上述结构沟槽参数的功率MOSFET击穿特性的模拟曲线，其中带 “Δ”曲线表示采用浅槽负斜角终本文档来自技高网...

【技术保护点】
１．一种适用于功率ＭＯＳ器件的浅槽负斜角终端结构，其特征在于：芯片中央为有源区，外围为终端区，有源区和终端区共同的ｎ＋衬底底部为器件的漏极（Ｄ），ｎ＋衬底之上为ｎ－漂移区；在有源区的ｎ－漂移区中设置有多个元胞，每个元胞最下面是ｐ＋阱区，ｐ＋阱区上面为ｐ体区，ｐ体区中设有ｎ＋源区，ｎ＋源区上方为源电极（Ｓ），源电极（Ｓ）将ｎ＋源区与ｐ体区短路连接；相邻的两个源电极（Ｓ）之间设有一个多晶硅栅极（Ｇ），多晶硅栅极（Ｇ）的正下面设置有栅氧化层；在终端区的ｐ＋阱区中，通过两步刻蚀方法，设置有一个两侧垂直、底部深入到ｎ－漂移区中的沟槽，整个沟槽中填充有氮氧化硅。

【技术特征摘要】

【专利技术属性】
技术研发人员：王彩琳，于凯，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：87