电阻式随机存取存储器单元制造技术

本发明专利技术提供了一种电阻式随机存取存储器单元，包括：衬底；在衬底上依次形成的掩埋氧化层和外延层；在所述外延层上依次形成的栅极介电层和栅极；在所述栅极两侧的所述外延层中形成的源区和漏区；其中所述栅极介电层的材料是铪氧化物。根据本发明专利技术的RRAM，具有高k和金属栅极的逻辑晶体管可以很容易地转化为作为非易失性RRAM执行。这使得系统级芯片的逻辑和存储器设计，很容易无缝连接地制造在一起，成为突破。本发明专利技术描述了如何将逻辑晶体管转化为RRAM单元，优选使用铪氧化物基高K电介质以利于开关，和组织为阵列和存储器操作。

【技术实现步骤摘要】

本专利技术涉及半导体存储器，具体地说，涉及电阻式随机存取存储器(RRAM， Resistive Random Access memory)单元结构及其阵列和存储器操作。
技术介绍
21世纪，计算机技术、互联网以及新型大众化电子产品的高速发展，对电子信息的存储处理产品的需求呈现高速上升趋势，并迫切需要在存储器材料和技术方面取得突破。 作为下一代非易失性存储器而备受关注的电阻式随机存取存储器(RRAM)将会成为下一代核心存储器。RRAM具有这样的优势作为工作存储器，其速度可与SRAM匹敌；作为存取存储器，能够实现与NAND型闪存相抗衡的成本。2000年，美国休斯敦大学的科学家报道了在庞磁阻氧化物薄膜器件中发现电脉冲触发可逆电阻转变效应(EPIR效应)，即在外加纳秒级电压脉冲的作用下，器件的电阻在低阻态(“0”)和高阻态(“1”)之间可逆转变，变化率可达1000倍以上，并且所得到的电阻在外电场去除后可以保持下来。同年，IBM研发部门也在钙钛矿型氧化物薄膜器件中发现了类似的效应。基于这一效应，科学界提出了一种新型非易失性存储器概念，即上述的电阻式随机存取存储器(RRAM)。RRAM的工作机理，即RRAM所利用的现象是材料电阻会因施加的电压脉冲而发生可逆的阻值巨变，也称为CER现象。CER现象是称为“强相关(Strongly Correlated)，，电子类材料中常见的现象。强相关电子类材料是一类材料的总称，这类材料具有电子大范围相互强烈作用的特点，电气传导特性与普通金属及半导体不同。NiO及I^CaMnO等金属氧化物便是其中一例。据推测，CER现象是强相关电子材料与金属电极间的界面发生电阻变化而生产的，对在金属电极上三层叠夹I^rCaMnO的元件施加电压，检测了这时的电阻变化。结果表明，电阻变化依靠的是电压的施加方向，通过向界面态注入电荷，强相关电子材料与金属电极间的界面所形成的肖特基势垒的高度便会发生变化。RRAM是业界普遍看好的下一代非易失性存储技术。RRAM的主要优势表现在一是制备简单。存储单元为金属-氧化物-金属三明治结构，可通过溅射、气相沉积等常规的薄膜工艺制备；二是擦写速度快。擦写速度由触发电阻转变的脉冲宽度决定，一般小于100纳秒，远高于Flash存储器；三是存储密度高。研究表明电阻发生变化的区域很小，约几个纳米，因此存储单元可以很小，另外，在RRAM中还存在多水平电阻转变现象，利用这些电阻状态可存储不同信息，在不改变存储单元体积的条件下可实现更多信息的存储；四是半导体工艺兼容性好，RRAM可利用现有的半导体工艺技术生产，从而大大缩减开发成本。在RRAM的研究中，有的把研究的注意力集中在材料组分简单、制造工艺与CMOS 兼容的二元金属氧化物上，创新性地研究了掺杂二元金属氧化物的电阻转变特性。实验结果发现在二元金属氧化物中掺杂可以有效地提高器件的成品率，这项结果使得掺杂的二元金属氧化物材料具有很大的RRAM的应用潜力。近期的研究还基于已经深入研究的 CU/Zr02:CU/Pt材料结构。到目前为止，双稳态电阻开关被发现存在于钙钛矿氧化物(如SrTiO3,, SrZrO3(SZO)，PCMO, ΡΖΤ0,...等)，过渡金属氧化物(如 Ni-0, Cu-0, ff-0, TiON， Zr-0, Fe-0, Co-O,...等)，铜掺杂Si02或W-0，固态电解质，甚至聚合物。尽管有多种不同的材料显示电阻开关和可以用于RRAM，但只有与标准CMOS后端工艺(如W0X，CuxO等)完全兼容的那些材料才被商业化。图1示出了电阻开关材料的电特性图。电阻开关材料的电特性通常是基于MIM电阻的I-V扫描曲线。首先，“+置位”动作开始I-V扫描的直流或脉冲模式，从OV到+电压 (测量I)，从高阻抗状态(HRS)直到电流I在a点处突然增加，变为低电阻状态(LRS)In 曲线o-a-a或曲线o-a-a’(较慢开关)所示。+Vsrt和+Isrt由a点的电压和电流定义。第 1组操作被称为“形成”，具有典型的高幅值的+Vsrt和+Isrt。其次，“+复位”启动+电压扫描，从LRS直到电流突然下降(b点)，如曲线0-b-b或0-b-b’(慢开关)所示。+Ireset然后由b点的电压和电流定义。相应地，“-置位”和“_复位”操作可以类似定义，在此不予赘述。该电阻器可具有用于开关的有利极性，例如“+置位/+复位”或“_置位/_复位”(称为单极开关)，或者“+置位/_复位”或“_置位/+复位”(称为双极开关)。为了实现正常运行，每个电阻应在晶体管的电流范围(例如 ΙμΑ to 1mA)和电压(< 3. 3v) 范围内执行置位/复位和读操作。因此，电阻的目标LRS和HRS应当在一个合理的范围内分别精心设计，基于读出放大器的电路功能和存储器密度。LRS过小或HRS过大将导致无法执行读取和置位/复位操作，只是简单地由于选择晶体管无法提供足够大的功率(电流和电压)到电阻器来触发置位/复位操作，或电流太小以至于无法被读出放大器读出。在90nm和65nm纳米节点利用应变工程继续进行CMOS晶体管的尺寸进行缩小时， 已经开始利用高k栅介质和金属栅极到达32纳米节点的工艺水平。高k栅介质可以抑制栅极漏电流并为晶体管保持薄的栅氧化物的厚度。因此，现有技术中需要一种可以与现有的CMOS工艺兼容的RRAM器件及其制作方法。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术提供了一种电阻式随机存取存储器单元，包括衬底；在衬底上依次形成的掩埋氧化层和外延层；在所述外延层上依次形成的栅极介电层和栅极；在所述栅极两侧的所述外延层中形成的源区和漏区；其中所述栅极介电层的材料是铪氧化物。根据本专利技术的一个方面，电阻式随机存取存储器单元还包括，分别在所述源区和漏区靠近栅极的一侧形成的轻掺杂漏区。根据本专利技术的另一个方面，所述外延层是ρ型或η型。根据本专利技术的另一个方面，所述源区或漏区是η+型或ρ+型。根据本专利技术的另一个方面，所述栅极介电层的厚度是^O人。根据本专利技术的另一个方面，在形成所述存储器单元时施加到所述栅极上的偏置电压是外部电源电压。根据本专利技术的另一个方面，所述电阻式随机存取存储器单元“0”和“ 1 ”状态分别由所述栅极介电层的低电阻状态和高电阻状态表示。根据本专利技术的另一个方面，所述存储器单元在写操作中，所述栅极的偏置电压是 +0. 6V，源/漏极电压均是-0. 6V。根据本专利技术的另一个方面，所述存储器单元在读操作中，所述栅极的偏置电压是 +0. 5V，漏极电压是+IV，源极电压是0V。本专利技术还提供一种电阻式随机存取存储器阵列，所述阵列的单元由根据本专利技术上述方面之任一的电阻式随机存取存储器单元形成，所述电阻式随机存取存储器单元的漏极和源极分别连接到存储器阵列的不同位线，且栅极作为字线。根据本专利技术的工艺方法，具有高k和金属栅极的逻辑晶体管可以很容易地转化为作为非易失性RRAM执行。这使得系统级芯片的逻辑和存储器设计，很容易无缝连接地制造在一起，成为突破。本专利技术描述了本文档来自技高网...

【技术保护点】
１．一种电阻式随机存取存储器单元，包括：衬底；在衬底上依次形成的掩埋氧化层和外延层；在所述外延层上依次形成的栅极介电层和栅极；在所述栅极两侧的所述外延层中形成的源区和漏区；其中所述栅极介电层的材料是铪氧化物。

【技术特征摘要】

【专利技术属性】
技术研发人员：季明华，林殷茵，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31