半导体装置以及其制造方法制造方法及图纸

半导体装置以及其制造方法提供处理技术较简单且可以以少元件存储多值数据的新的存储器。通过使在第一存储元件中的第一电极的形状的一部分与在第二存储元件中的第一电极的形状不同，使第一电极与第二电极之间的电阻变化的电压值不同，来在一个存储单元中进行存储超过一位的多值信息。通过部分地加工第一电极，可以增加每单位面积的存储容量。

【技术实现步骤摘要】
技术区域本专利技术涉及一种存储多值数据的半导体装置，本专利技术还涉及具有由存储元件和薄 膜晶体管(以下称为TFT)构成的电路的。注意，在本说明书中的半导体装置指的是利用半导体特性来发挥功能的一般装 置，亦即电光装置、半导体电路以及电子设备都是半导体装置。
技术介绍
一般来讲，记忆装置(也称作存储装置)具备存储数据的存储部分和外围电路 (驱动器、解码器、读出放大器)，该外围电路进行向存储部分写入数据以及从存储部分读 出数据。在现有的记忆装置中，存储一位所需要的面积大于一个开关元件(典型的场效应 晶体管)的尺寸。因而，当实现大容量的记忆装置时，存储一位所需要的面积依赖制造晶体 管的加工技术，妨碍实现大容量的记忆装置。近年，随着应用程序软件的复杂化等，对于存储器的大容量化的要求和更高集成 化的要求也越来越高。在专利文件1中公开由在电极之间设有有机材料的阻抗相变膜构成的存储器的 单元结构。该存储器具有在一个存储单元中改变有机材料的膜厚或改变电极接触面积的结 构，且通过根据磁滞特性的复数个阻抗状态变迁点设定写入电压，可以使在一个存储单元 中可记忆保持的数据多值化。[专利文件1]特开2001-189431号公报
技术实现思路
本专利技术提供以较简单的加工技术且较少的元件数即可记忆多值信息的新存储器。此外，本专利技术的课题是提供每位的集成度高，即每位的成本低的记忆装置。此外， 本专利技术的课题也是提供减少每位的电路元件数和布线数，以便提供低耗电力的记忆装置。鉴于上述课题，本专利技术提供当形成在一对电极之间配置材料层的存储元件时，将 以不同的电压破坏(或变化)的复数个区域形成在一个存储单元中，来进行存储单元的多 值化并以此为特征的存储装置及其工作方法。注意，存储元件的材料层的破坏指的是配置在该破坏了的存储元件的材料层的上 侧以及下侧的导电层(电极)相互短路。例如作为存储元件的材料层的破坏，有绝缘破坏。 此外，也有如下情况通过以玻璃转位温度以上的温度加热，因软化或者融化而使存储元件 的材料层的状态变化，结果配置在存储元件的材料层的上下的导电层相互短路。注意，存储元件的材料层的变化指的是，存储元件的材料层的电特性由于施加电 压而变化的情况。例如，可以举出由于施加电压，存储元件的材料层的电特性可逆变化的相 变型存储元件。在本专利技术中，通过将台阶设置在底部电极来形成角(端)部，可以降低电压值；由 于该电压值产生因在角部的电场集中或在角部附近的有机层的薄膜化等而导致的存储单元的特性变化。此外，通过将底部电极的台阶的高度和底部电极的截面形状变化，可以在设 置有台阶的区域和截面形状不同的区域等的每个区域中使存储单元的特性变化的电压值变化。利用这些特性，在一个存储单元中可以形成存储单元的特性变化且具有不同的电 压值的复数个区域。换言之，一个存储单元可以进行超过一位的多值化(存储多值信息)。例如，采用如下结构将存储元件的材料层分为第一区域、第二区域和第三区域， 且在接触于存储元件的材料层的第一区域的电极中提供第一台阶、在接触于第二区域的电 极中提供第二台阶、在接触于第三区域的电极中不提供台阶的结构，即，在第一区域包含第 一存储元件、第二区域包含第二存储元件、第三区域包含第三存储元件的结构。第一台阶大 于第二台阶。台阶越大，越低的电压值破坏形成在其台阶上的存储元件的材料层。在每个 区域中的存储元件的材料层的破坏电压值按照从低到高的顺序为，第一区域、第二区域、第 三区域。此外，本专利技术不限于其电极设有台阶的存储器结构，只要可以形成存储单元的特 性变化且具有不同的电压值的复数个区域，就可以采用任何结构。例如，当在电极中配置台 阶时，除了利用台阶的高度的方法之外，还有利用台阶的锥角差的方法。用锥角大的台阶时 可以降低破坏电压，而用锥角小的台阶时可以提高破坏电压。通过将电极侧面的锥角不同 的台阶形成在存储单元中，可以进行存储单元的多值化。此外，可以利用具有大约垂直的侧 面的台阶与锥角小的台阶之间的差距。注意，在本说明书中所说的锥形形状指的是与水平 面处于大于等于5°至小于85°的角度。此外，具有大约垂直的侧面的台阶指的是台阶的 侧面与水平面处于大于等于85°至小于等于95°的情况。此外，也可以将在电极中提供台阶的结构和锥角不同的结构组合而形成具有不同 的使存储单元的特性变化的电压值的复数个区域。此外，在本专利技术中的存储单元指的是，包括复数个存储元件和布线(或者TFT)等 的一个单位。复数个存储单元被规则地配置而构成半导体装置的存储部分。在本说明书中公开的专利技术的结构1是一种半导体装置，其特征为包括一个存储 单元具有第一存储元件和第二存储元件，其中，第一存储元件以及第二存储元件具有共同 的第一电极、共同的第二电极、以及在第一电极和第二电极之间的共同材料层，并且，使至 少在第一存储元件中的第一电极的形状的一部分与在第二存储元件中的第一电极的形状 不同。通过使在第一存储元件中的第一电极的形状的一部分与在第二存储元件中的第一电 极的形状不同，使第一电极与第二电极之间的电阻变化的电压值不同，且在一个存储单元 中进行存储超过一位的多值信息。通过部分地加工第一电极，可以增加每单位面积的存储 容量。因为在一个存储单元中改变有机材料的膜厚的现有结构不容易高精确度地调整 有几材料的膜厚，所以在复数个存储单元中不容易减少写入电压的不均勻。另一方面，本发 明与现有结构相比，只要部分地加工第一电极即可，因此蚀刻精确度越高，可以在越多的复 数个存储单元中减少写入电压的不均勻。此外，当采用在一个存储单元中改变电极接触面积的现有结构时，其面积大幅度 增大，不容易增加每单位面积的存储容量。另一方面，本专利技术与现有结构相比能够抑制面积 的增大，因此可以增加每单位面积的存储容量。本专利技术可以通过将第一电极与字线电连接且将第二电极与位线电连接而构成无 源矩阵型的存储部分。此外，可以通过将开关元件连接到第一电极而构成有源矩阵型存储 部分，其他专利技术的结构2是一种半导体装置，其特征为包括具有在绝缘表面上的第一电 极、在该第一电极上的材料层、在该材料层上具有第二电极的第一存储元件；以及位于与上 述第一存储元件邻接的第二存储元件，其中上述第一存储元件与上述第二存储元件具有不 同的电阻变化的电压值，并且，上述第一存储元件的第二电极与上述第二存储元件通用，并 且，上述第一存储元件与上述第二存储元件电连接到相同的薄膜晶体管。如此，通过复数个 存储元件电连接到相同的薄膜晶体管，与具备无源矩阵型的存储部分的半导体装置相比， 可以使驱动电路缩小且实现半导体装置的小型化。此外，可以在一个存储单元中，在复数个存储元件之间设置隔壁，其他专利技术的构成 3是一种半导体装置，其特征为包括具有在绝缘表面上的第一电极；在该第一电极上的隔 壁；在该隔壁以及上述第一电极上的材料层；在该材料层上的第二电极，其中，在上述第一 电极上由隔壁包围的第一区域与在上述第一电极的端部上由隔壁包围的第二区域之间设 置隔壁，并且，在上述第一区域中至少重叠上述第一电极、上述材料层以及上述第二电极， 并且，在上述第二区域中至少重叠上述材料层以及第二电极。通过设置这样的隔壁，即使存 储单元间隔狭小，也可以防止与邻接的存储单元之间发生短路等的不良，并且可以实现高 集成化，也可以增加每本文档来自技高网...

【技术保护点】
１．一种包含至少一个存储单元的半导体装置，所述存储单元包括：共同的第一电极；共同的第二电极；以及在所述共同的第一电极与所述共同的第二电极之间的共同材料层，其中，所述共同的第一电极具有包含底层和顶层的叠层结构，其中，所述底层的面积大于所述顶层的面积，以及其中，所述存储单元能存储多个位。

【技术特征摘要】
2006.02.23 JP 2006-0470571.一种包含至少一个存储单元的半导体装置，所述存储单元包括 共同的第一电极；共同的第二电极；以及在所述共同的第一电极与所述共同的第二电极之间的共同材料层， 其中，所述共同的第一电极具有包含底层和顶层的叠层结构， 其中，所述底层的面积大于所述顶层的面积，以及 其中，所述存储单元能存储多个位。2.根据权利要求1所述的半导体装置，还包括绝缘层，所述绝缘层至少设置有与所述 共同的第一电极重叠的第一开口、第二开口以及第三开口，其中，所述绝缘层位于所述共同的第一电极与所述共同材料层之间。3.根据权利要求2所述的半导体装置，其中，所述底层的端部位于所述第一开口中，以及 其中，所述顶层的端部位于所述第二开口中。4.根据权利要求2所述的半导体装置，其中在所述第一开口、所述第二开口和所述第 三开口中的每单位面积的存储容量彼此不同。5.根据权利要求2所述的半导体装置，其中，在所述第一开口、所述第二开口以及所述 第三开口中的每一个中，由于电压施加到其上而电阻发生改变，以及其中，在所述第一开口中电阻发生改变的电压值不同于所述第二开口和所述第三开口 中电阻发生改变的电压值。6.根据权利要求1所述的半导体装置，其中所述顶层的侧面的锥角不同于所述底层的 侧面的锥角。7.一种包含至少一个存储单元的半导体装置，所述存储单元包括 共同的第一电极；共同的第二电极；以及在所述共同的第一电极与所述共同的第二电极之间的共同材料层， 其中，所述共同的第一电极具有包含底层和顶层的叠层结构，以及 其中，所述底层的端部延伸超出所述顶层的端部。8.根据权利要求7所述的半导体装置，还包括绝缘层，所述绝缘层至少设置有与所述 共同的第一电极重叠的第一开口、第二开口和第三开口，其中，所述绝缘层位于所述共同的第一电极和所述共同材料层之间。9.根据权利要求8所述的半导体装置， 其中所述底层的端部位于所述第一开口中，以及 其中所述顶层的端部位于所述第二开口中。10.根据权利要求8所述的半导体装置，...

【专利技术属性】
技术研发人员：高野圭惠，加藤清，桑原秀明，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP