本发明专利技术涉及一种用于微波频段穿硅同轴线的制作方法，其特征在于在硅片(1)的A面氧化层上光刻出同轴线图形，使用深反应离子体刻蚀工艺刻蚀出同轴线通孔，同轴线通孔的深度小于硅片的厚度；在硅片(2)的A面上溅射种子层，再覆盖一层光敏BCB，经过光刻得到同轴线的电镀图形，然后使用BCB键合工艺将硅片(1)和(2)的A面对准并低温键合；使用化学机械抛光工艺将硅片(1)的B面研磨至露出通孔，电镀同轴线；最后将硅片(2)从B面磨掉，去除种子层金属。本发明专利技术采用光刻等与微电子工艺相兼容的圆片级工艺，保证了传输线的精度，能实现大批量制造。该穿硅同轴传输线降低了高密度三维封装中信号在通过硅片时微波性能受到的影响，避免了穿硅传输线损耗过大。
【技术实现步骤摘要】
本专利技术涉及，属于高密度封装领域。
技术介绍
同轴线(Coaxial line)是常见的信号传输线，它是由二根同轴的圆柱导体所组成 的传输线，中心的芯是传送高电平的，被绝缘介质包覆；绝缘介质外面与芯共轴的筒状金属 层传输低电平，同时起到屏蔽作用。它既是一种双导体传输线，可传输TEM波，又是一种同 轴圆柱波导，可传输TE波和TM波，TEM波为基模，TE和TM波为高次模。同轴线以TEM波工 作，具有宽频带特性，可用于从直流直至毫米波段。为了实现高密度三维竖直封装，基于穿硅通孔(Through Silicon Via, TSV)的垂 直互连技术越来越受到越来越广泛的重视和研究。TSV是通过在芯片和芯片之间、晶圆和晶 圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往IC封装键合和使用凸点的叠 加技术不同，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速 度和低功耗的性能。它也被称为继键合(Wire Bonding)、TAB和倒装芯片(FC)之后的第四 代封装技术。采用三维封装的主要优势为具有最小的尺寸和重量，将不同种类的技术集成 到单个封装中，用短的垂直互连代替长的2D互连，降低寄生效应和功耗等。TSV与常规封 装技术相比，其制作可以集成到制造工艺的不同阶段，目前比较流行的两种方法为先通孔 (via first)与后通孑L (via last)工艺。然而，TSV在硅片内的长度通常达到几十微米，甚至几百微米，而硅的介电常数较 大，在微波频段应用中，信号在硅中损耗很大，极大地影响了微波系统的性能。而如果将硅 中的传输线改成同轴线形式，利用同轴线外圈与芯共轴的金属层的屏蔽作用，将有效降低 信号在硅中的损耗，还能有效降低衬底噪声。与TSV的研究一片火热不同，由于穿硅同轴线 的制造有很大难度，国内对于穿硅同轴线的研究几近空白，而国外的相关报道也较少。根据 目前的资料，穿硅同轴线一般采用2种方法其一，在一片已经刻蚀出TSV(TSV侧壁已沉积 一层金属屏蔽层)的硅片和一片完整硅片表面分别溅射金种子层，并在高温下实现金/金 键和再电镀的方法来制备穿硅同轴线。但是金/金直接键合温度较高(> 260°C)，可能会 影响某些半导体器件的性能，而且这种键合方法对硅片表面的平整度要求较高。其二，是在 已刻出的TSV(TSV侧壁已沉积一层金属屏蔽层)中填充可光刻厚膜材料，光刻出同轴线信 号线图形再电镀的方法。但是这种方法受厚膜材料的光刻能力和光刻精度限制，制备高深 宽比的同轴线比较困难。而本专利技术正是基于对这些问题的研究设计出了高深宽比(> 10)、 低键合温度)的穿硅同轴线。
技术实现思路
为了降低高密度三维封装中信号在通过硅片时微波性能所受影响，避免穿硅传输 线的损耗过大，本专利技术提供一种用于微波频段使用的穿硅同轴线的制造方法。所述的方法 能在硅片上利用MEMS工艺制造同轴线，不仅能实现穿硅片的互连，而且能有效降低微波信号从微波传输线穿过硅片时产生的损耗，从而保证系统的性能。本专利技术解决其技术问题所采用的技术方案是在硅片1的A面氧化层上光刻出同 轴线图形，使用深反应离子体刻蚀工艺(DRIE)刻蚀出同轴线孔，但是不把硅片刻穿；在硅 片2的A面上溅射种子层，再覆盖一层1 2 μ m的光敏BCB，经过光刻得到同轴线的电镀 图形，然后使用BCB键合工艺将硅片⑴和⑵的A面对准并低温键合；使用化学机械抛光 (CMP)工艺将硅片1的B面研磨至露出通孔，电镀同轴线；最后将硅片2从B面磨掉，去除 种子层金属。由此可见，本专利技术提供的制作方法特征在于①使用深反应离子刻蚀工艺形成深度小于硅片厚度(< 400 μ m)的高纵深比(> 10)垂直硅同轴线通孔；②使用光敏BCB光刻显影工艺形成电镀掩模层；③穿硅同轴线是由两个硅片键合以后电镀形成；④利用BCB键合工艺将2片硅片键合为一；⑤使用化学机械抛光(CMP)工艺将硅片减薄和去除种子层，直至暴露同轴线；⑥制成的穿硅同轴线由中心信号传输线和周围的环形屏蔽金属地层同时电镀形 成。本专利技术在圆片级工艺的基础上实现了一种可用于微波频段的穿硅同轴线，采用了 深反应离子体刻蚀(DRIE)工艺，实现了纵深比高(> 10)的垂直硅通孔，其制作的通孔内 壁较平滑，对硅片的机械及物理损伤小；利用了低温BCB键合技术)制造出带有金 属屏蔽层的同轴线；采用光刻等与微电子工艺相兼容的圆片级工艺，保证了传输线的精度， 能实现大批量制造。该穿硅同轴传输线降低了高密度三维封装中信号在通过硅片时微波性 能受到的影响，避免了穿硅传输线损耗过大。该工艺工艺步骤简单，与微电子工艺相兼容。附图说明图1是硅片1的A面经DRIE之后形成深度小于硅片厚度(< 400 μ m)的同轴线 图形孔洞的俯视图。图2是硅片2的A面上溅射种子层、涂覆BCB光刻后的俯视图。图3是工艺完成后硅片1的A面的俯视图。图4-1硅片1的A面使用深等离子体刻蚀工艺后产生深度小于硅片厚度 (< 400um)的同轴线孔洞。图4-2硅片2的A面溅射或蒸发种子层金属、涂覆一层1 2um的光敏BCB并光 刻，在BCB上形成同轴线图形。 图4-3将硅片1和硅片2的A面对准并键合在一起。图4-4使用化学机械抛光(CMP)工艺将硅片1的B面研磨至露出通孔.图4-5使用电镀工艺将硅片1的孔洞镀满，形成同轴线通孔。图4-6将硅片2从B面CMP直至露出硅片1的A面。具体实施例方式下面将结合参考附图(6X6阵列)对本专利技术的实施例进行进一步具体描述以充分 体现本专利技术的优点和积极效果。本专利技术的范围不局限于下面的实施例。在图1中，在硅片“1” 101的A面是6X6的同轴线阵列分布，同轴线孔洞102是 采用深反应离子体刻蚀(DRIE)工艺形成。在图2中，硅片“2”201的A面上涂覆了光敏BCB层203，光刻后形成同轴线图形 204.图3是完成键合、电镀和抛光等所有工艺后形成穿硅片“1”101的同轴线301结构。图4是高密度穿硅同轴线的工艺流程图。1.在硅片1的A面上制备孔洞，如图4-1所示。a)通过深反应离子刻蚀(DRIE)工艺在硅片“1”101的A面形成深度小于硅片厚度 (< 400um)的高纵深比(> 10)垂直硅同轴线通孔102，但是102并不完全贯穿硅片1。2.在硅片2的A面形成同轴线电镀图形，如图4-2所示。b)使用溅射或蒸发的方法在硅片“2” 201的A面淀积一层金属种子层202 (TiW 200 A，Au 1000 A)；c)然后涂覆一层1 2um的光敏BCB层203，并光刻，在BCB上形成电镀图形204。3.硅片1和2键合，如图4-3所示。d)将硅片1和2的A面的同轴线图形102和204对准并低温键合。4.将硅片“1”101的B面研磨出同轴线通孔，如图4-4所示。e)使用CMP工艺研磨硅片“1” 101的B面直至将同轴线通孔102全部露出。5.电镀通孔，如图4-5所示。f)将102电镀直至与硅片“1” 101的B面相平，形成同轴线301。6.从硅片“2” 201的B面开始研磨，露出同轴线，如图4-6所示。g)从硅片“2” 201的B面CMP直至同轴线301和硅片101的A面完全露出。权利要求1.一种用于微波频段本文档来自技高网...
【技术保护点】
一种用于微波频段穿硅同轴线的制作方法，其特征在于在硅片（１）的Ａ面氧化层上光刻出同轴线图形，使用深反应离子体刻蚀工艺刻蚀出同轴线通孔，同轴线通孔的深度小于硅片的厚度；在硅片（２）的Ａ面上溅射种子层，再覆盖一层光敏ＢＣＢ，经过光刻得到同轴线的电镀图形，然后使用ＢＣＢ键合工艺将硅片（１）和（２）的Ａ面对准并低温键合；使用化学机械抛光工艺将硅片（１）的Ｂ面研磨至露出通孔，电镀同轴线；最后将硅片（２）从Ｂ面磨掉，去除种子层金属。
【技术特征摘要】
【专利技术属性】
技术研发人员：汤佳杰，罗乐，徐高卫，袁媛，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。