一种产生DRAM内部写时钟的电路制造技术

本实用新型专利技术提供一种产生DRAM内部写时钟的电路，包括时钟信号线CLK、延时锁相电路DLL、读写控制器、离线驱动调整器OCD和锁存器DQ?Latch；所述时钟信号线CLK、延时锁相电路DLL、离线驱动调整器OCD和锁存器DQLatch依次电性连接，所述读写控制器连接延时锁相电路DLL和离线驱动调整器OCD。本实用新型专利技术利用已有的时序校正电路产生与外部时钟完全一致的内部时钟作为内存写指令的参考信号；进而缩减输入端口数量，同时简化系统写操作的时序要求；能够缩减2-4个信号通路，对外部系统仅仅需要提供与系统时钟对应的数据就能满足内存的写时序要求。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

一种产生DRAM内部写时钟的电路
本技术涉及动态随机存取存储器(Dynamic Random AccessMemory, DRAM)
，特别涉及一种产生DRAM内部写时钟的电路。
技术介绍
在高速DRAM中，数据通路上的速率是外部总线时钟频率的2倍，为了方便数据捕捉，往往会提供一组额外的数据时钟，在进行写操作的时候，需要保证该数据时钟与数据信号具有完全固定的建立保持时间。请参阅图1所示，为正常写操作的时序图，定义了写数据与其时钟的建立保持时间tDS、tDH，同时也定义了写时钟与外部时钟的时序关系tDQSS。随着内存操作中越来越宽的数据位数，系统需要越来越宽的数据通路，越来越复杂的操作指令。对于频道的缩减，和指令的简化成为提高系统工作效率的有效方式。
技术实现思路
本技术的目的是提供一种产生DRAM内部写时钟的电路，其能够通过内部产生写时钟信号来缩减输入端口数量，同时简化系统写操作的时序要求。为了实现上述目的，本技术采用如下技术方案一种产生DRAM内部写时钟的电路，包括时钟信号线CLK、延时锁相电路DLL、读写控制器、离线驱动调整器OOT和锁存器DQLatch ；所述时钟信号线CLK、延时锁相电路DLL、 离线驱动调整器OCD和锁存器DQ Latch依次电性连接，所述读写控制器连接延时锁相电路 DLL和离线驱动调整器0⑶。所述电路还包括第一接收放大器RCV，所述第一接收放大器RCV电性连接所述时钟信号线CLK和延时锁相电路DLL。所述电路还包括第二接收放大器RCV，所述第二接收放大器RCV连接所述离线驱动调整器0⑶和锁存器DQ Latch。所述电路还包括第三接收放大器RCV和数据总线DQ，所述数据总线DQ、第三接收放大器RCV和锁存器DQ Latch依次连接。所述读写控制器为控制所述离线驱动调整器开、关的控制器。与现有技术相比，本技术具有以下优点本技术利用已有的时序校正电路产生与外部时钟完全一致的内部时钟作为内存写指令的参考信号；进而缩减输入端口数量，同时简化系统写操作的时序要求；能够缩减2-4个信号通路，对外部系统仅仅需要提供与系统时钟对应的数据就能满足内存的写时序要求。附图说明图1为正常写操作的时序图；图2为本技术产生DRAM内部写时钟的电路结构图；图3为内部写时钟控制写操作时序图。具体实施方式以下结合附图对本技术做进一步详细描述。请参阅图2所示，本技术利用已有的时序校正电路产生与外部时钟完全一致的内部时钟作为内存写指令的参考信号。本技术通过复用读操作通路的读数据时钟输出信号DQS，作为输入数据通路的写时钟信号。由于内存芯片内部DLUDelay-Locked Loop，延时锁相回路)能够产生非常精确的与外部时钟CLK同步的读时钟DQS，以此作为写操作的时钟信号完全可以满足芯片的写操作要求。从而外部控制电路只需要保证数据与外部时钟满足一定的时序要求即可。请参阅图2所示，本技术一种产生DRAM内部写时钟的电路，包括时钟信号线 CLK、第一接收放大器RCV1、延时锁相电路DLL、读写控制器、离线驱动调整器0⑶、第二接收放大器RCV2、锁存器DQ Latch、第三接收放大器RCV3、数据总线DQ ；时钟信号线CLK、第一接收放大器RCV1、延时锁相电路DLL、离线驱动调整器OOT依次连接，延时锁相电路DLL连接读写控制器，读写控制器连接离线驱动调整器0⑶，离线驱动调整器0⑶、第二接收放大器 RCV2、锁存器DQ Latch依次连接，数据总线DQ、第三接收放大器RCV3、锁存器DQ Latch依次连接。时钟信号线CLK的时钟信号进过第一接收放大器RCVl进入延时锁相电路DLL，延时锁相电路DLL对时钟信号进行延时锁相产生与时钟信号同步的信号，延时锁相电路DLL 产生的延时时钟信号输入离线驱动调整器OCD和读写控制器中，读写控制器控制OCD的开/ 关，离线驱动调整器OCD输出地信号输入第二接收放大器RCV2中进行放大，第二接收放大器RCV2的输出信号输入锁存器DQ Latch中以控制写操作。请参阅图3所示，当内部时序校正电路工作正常的情况下，可以在写操作时开启读通路的时钟(DQS)产生电路，在读写控制器中产生正确的时钟使能信号，从而可以给写路径的寄存器提供精确的时钟信号。基于此种设计，我们可以简化写操作的时序要求，仅仅需要提供数据DQ与时钟CLK的相对关系即可。权利要求1.一种产生DRAM内部写时钟的电路，其特征在于包括时钟信号线(CLK)、延时锁相电路(DLL)、读写控制器、离线驱动调整器(OCD)和锁存器(DQ Latch)；所述时钟信号线 (CLK)、延时锁相电路(DLL)、离线驱动调整器(0⑶)和锁存器(DQ Latch)依次电性连接，所述读写控制器连接延时锁相电路(DLL)和离线驱动调整器(OCD)。2.如权利要求1所述一种产生DRAM内部写时钟的电路，其特征在于所述电路还包括第一接收放大器(1)，所述第一接收放大器(1)电性连接所述时钟信号线(CLK)和延时锁相电路(DLL)。3.如权利要求1所述一种产生DRAM内部写时钟的电路，其特征在于所述电路还包括第二接收放大器O)，所述第二接收放大器( 连接所述离线驱动调整器(OCD)和锁存器 (DQ Latch)。4.如权利要求1所述一种产生DRAM内部写时钟的电路，其特征在于所述电路还包括第三接收放大器C3)和数据总线(DQ)，所述数据总线(DQ)、第三接收放大器C3)和锁存器 (DQ Latch)依次连接。5.如权利要求1至4中任一项所述一种产生DRAM内部写时钟的电路，其特征在于所述读写控制器为控制所述离线驱动调整器(OCD)开、关的控制器。专利摘要本技术提供一种产生DRAM内部写时钟的电路，包括时钟信号线CLK、延时锁相电路DLL、读写控制器、离线驱动调整器OCD和锁存器DQ Latch；所述时钟信号线CLK、延时锁相电路DLL、离线驱动调整器OCD和锁存器DQLatch依次电性连接，所述读写控制器连接延时锁相电路DLL和离线驱动调整器OCD。本技术利用已有的时序校正电路产生与外部时钟完全一致的内部时钟作为内存写指令的参考信号；进而缩减输入端口数量，同时简化系统写操作的时序要求；能够缩减2-4个信号通路，对外部系统仅仅需要提供与系统时钟对应的数据就能满足内存的写时序要求。文档编号G11C11/4063GK201994074SQ20112004429公开日2011年9月28日 申请日期2011年2月21日 优先权日2011年2月21日专利技术者王嵩 申请人:山东华芯半导体有限公司本文档来自技高网...

【技术保护点】
１．一种产生ＤＲＡＭ内部写时钟的电路，其特征在于：包括时钟信号线（ＣＬＫ）、延时锁相电路（ＤＬＬ）、读写控制器、离线驱动调整器（ＯＣＤ）和锁存器（ＤＱ　Ｌａｔｃｈ）；所述时钟信号线（ＣＬＫ）、延时锁相电路（ＤＬＬ）、离线驱动调整器（ＯＣＤ）和锁存器（ＤＱ　Ｌａｔｃｈ）依次电性连接，所述读写控制器连接延时锁相电路（ＤＬＬ）和离线驱动调整器（ＯＣＤ）。

【技术特征摘要】

【专利技术属性】
技术研发人员：王嵩，
申请(专利权)人：山东华芯半导体有限公司，
类型：实用新型
国别省市：88