功率用半导体装置及其制造方法制造方法及图纸

本发明专利技术提供能在不产生绝缘膜厚度的偏差或衬底损伤的情况下形成在半导体衬底中埋入绝缘膜的RESURF结构的功率用半导体装置的制造方法和用该方法制造的功率用半导体装置。本发明专利技术的制造方法具有：工序（a），在半导体衬底（6）上形成硅氮化膜（7）；工序（b），在工序（a）后，沿半导体衬底（6）的边缘部形成环状的沟槽（2）；工序（c），在沟槽（2）的内表面形成第一硅氧化膜（10）；工序（d），在工序（c）后，在半导体衬底（6）的整个面形成第二硅氧化膜（13）以掩埋沟槽（2）；工序（e），以硅氮化膜（7）为阻挡层进行第二硅氧化膜（13）的平坦化处理；工序（f），在除去硅氮化膜（7）的区域形成第三硅氧化膜（14）。

【技术实现步骤摘要】

本专利技术涉及利用形成在半导体衬底上的PN结进行整流的二极管、或者通过对隔着绝缘膜形成在半导体衬底上的栅极施加电压来进行主电流控制的MOS型场效应晶体管 (MOSFET)或绝缘栅双极型晶体管(IGBT)等功率用半导体装置的制造方法及其结构。
技术介绍
功率用半导体装置由电流流过的单元区域(cell region)和为了保持耐压而在单元区域外周形成的末端区域(terminal region)构成。作为末端区域结构，例如，使用 RESURF (Reduced Surface Field 降低表面电场)结构。在RESURF结构中，在施加反向电压时，利用RESURF层使耗尽层延伸，由此保持耐压。此时，在RESURF层的表面，为了保持耐压，需要较厚的绝缘膜。由于存在该较厚的绝缘膜，而在衬底上产生高台阶差，使例如照相制版工序中的抗蚀剂涂敷等的后工序中的加工变得困难。因此，如专利文献1那样提出了将绝缘膜埋入到衬底中的方法。在专利文献1中，在末端区域，在进行用于形成RESURF层的注入后形成沟槽，埋入绝缘膜，利用化学机械研磨(CMP =Chemical Mechanical Polishing) 本文档来自技高网...

【技术保护点】
１．　一种功率用半导体装置的制造方法，其特征在于，具有：工序（ａ），在半导体衬底上形成硅氮化膜；工序（ｂ），在所述工序（ａ）之后，沿着所述半导体衬底的边缘部形成环状的沟槽作为单元区域的末端结构，将环内规定为所述单元区域；工序（ｃ），在所述沟槽的内表面形成第一硅氧化膜；工序（ｄ），在所述工序（ｃ）之后，在所述半导体衬底的整个面形成第二硅氧化膜，掩埋所述沟槽；工序（ｅ），将所述硅氮化膜作为阻挡层，进行所述第二硅氧化膜的平坦化处理；工序（ｆ），在除去所述硅氮化膜后，在该区域形成第三硅氧化膜。

【技术特征摘要】
2010.03.10 JP 2010-0526061.一种功率用半导体装置的制造方法，其特征在于，具有 工序(a)，在半导体衬底上形成硅氮化膜；工序(b)，在所述工序(a)之后，沿着所述半导体衬底的边缘部形成环状的沟槽作为单元区域的末端结构，将环内规定为所述单元区域；工序(c)，在所述沟槽的内表面形成第一硅氧化膜；工序(d)，在所述工序(c)之后，在所述半导体衬底的整个面形成第二硅氧化膜，掩埋所述沟槽；工序(e )，将所述硅氮化膜作为阻挡层，进行所述第二硅氧化膜的平坦化处理； 工序(f)，在除去所述硅氮化膜后，在该区域形成第三硅氧化膜。2.如权利要求1所述的功率用半导体装置的制造方法，其特征在于，所述工序(a)是在作为所述半导...

【专利技术属性】
技术研发人员：藤井亮一，本田成人，梄崎敦司，本并薰，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP