本发明专利技术涉及具有双向击穿防护功能的低压过电压抑制装置及制造方法。本发明专利技术的具有双向击穿防护功能的低电压过电压抑制器，包括：具有ｎ＋类型载流子的下部半导体层；具有ｎ＋类型载流子的上部半导体层；及排布在所述下部半导体层与上部半导体层之间，具有形成下部ｐ－ｎ接合面及上部ｎ－ｐ接合面的Ｐ类型载流子的中间半导体层；所述上部半导体层是将中间半导体层上的杂质通过杂质扩散工序添加掺杂而形成，并提供具有双向击穿防护功能的低电压。
【技术实现步骤摘要】
本专利技术涉及低电压，过电压抑制器及其制造方法，具体来讲，在所有双向低压状态下，仅有较低的电流漏泄，在所有双向类似的电压下，形成击穿电压，此时就需要具有双向击穿防护功能的低压过电压抑制器及其制造方法。
技术介绍
最近电子产业不断发展，利用较低电压进行驱动的电子回路设计渐渐成为一般化的趋势，此时，就要降低所使用的回路的驱动电压。为迎合这种趋势，考虑低压也会产生过电压的情况，为了既不损伤回路，还要确保能承受此电压，这就需要降低击穿（Breakdown）电压的过电压抑制器。损伤电子回路的因素有停电，放电，诱导接合，另外过度状态也可诱发过电压等。目前，使用较普遍的一般电子回路的驱动电压，大致为3伏以上的低电压，所以电压至少达到4伏以上的过电压，才需要具有抑制作用的过电压抑制装置。 基于此目的，传统的装置是反向变电压p+n+齐纳二极管（Zener diode）,但是,利用单向击穿的装置，虽然在更高电压下比较好驱动，但在较低击穿电压下就出现以下几个问题。 此问题是（a）具有较低击穿电压的齐纳二极管装置具有较大的泄漏电流。（b）可诱发较高的电容。举例来说明，7伏的齐纳二极管装置在4伏下可看到100nA的漏电流，6伏的齐纳二极管装置在4伏下可看到10μA的漏电流，会有高出约100倍的漏电流发生。 针对于表面击穿现象，具有相当保护功能的低电压晶体管穿通（punch-through）双向过电压抑制装置在公开专利第10-2004-17288号中有记录。 以上装置的中间半导体层与上部半导体层所使用的增长方法，其生产费用较高，为区分各自独立的装置，需形成深沟的结构，但其缺点是工程费用非常高，最终造成装置的单价会上升。
技术实现思路
为解决之前的过电压抑制装置的问题点，本专利技术在双向低电压下也可拥有较低的漏电流，在双向工作低电压下，也可形成击穿电压，本专利技术的目的是提供具有双向击穿防护功能的低压过电压抑制装置及其制造方法。 为达成以上目的，本专利技术的具有双向击穿防护功能的低电压过电压抑制器，包括： 具有n+类型载流子的下部半导体层；具有n+类型载流子的上部半导体层；及排布在所述下部半导体层与上部半导体层之间，具有形成下部p-n接合面及上部n-p接合面的P类型载流子的中间半导体层；所述上部半导体层是将中间半导体层上的杂质通过杂质扩散工序添加掺杂而形成，-->并提供具有双向击穿防护功能的低电压。作为本专利技术的进一步改进，所述中间半导体层是将下部半导体层上的硼杂质通过扩散工序添加掺杂而形成。 作为本专利技术的进一步改进，所述上部半导体层与中间半导体层的活性区域的限定区域最好形成氧化物层。 另外，以上中间半导体层的纯添加掺杂浓度峰值最好比上部半导体层及下部半导体层低。 而且，本专利技术具的有双向击穿防护功能的低电压过电压抑制器制造方法，包括： a) 在具有n+类型载流子的下部半导体层上，形成p类型载流子的中间半导体层的步骤；b) 将中间半导体上的杂质，通过扩散工序添加掺杂，形成具有n+类型载流子的上部半导体层的步骤。本专利技术是以实现以上两步骤为特征，提供具有双向击穿防护功能的低压过电压抑制装置及其制造方法。特别是a)步骤，最好是在下部半导体层上，通过杂质扩散工序，获得P类型载流子形成中间半导体层。 再有，下部半导体层具有nn+类型载流子层。 以上a)步骤，在下部半导体层上，通过硼杂质扩散工序添加掺杂，在下部半导体的载流子层中，将n类型载流子层转换成P类型载流子层,形成P类型载流子的中间半导体层。 另外，具有nn+类型载流子层的下部半导体层，在n+载流子层上形成n类型载流子层。 以上下部半导体层的nn+类型载流子层中，n+类型载流子层对比n类型载流子层，其峰值添加掺杂浓度最好至少高出10倍以上。 本专利技术是具有双向击穿防护功能的低电压过电压抑制器，在双向实际工作低电压下，具有较低的漏泄电流，在双向标称电压下，形成击穿电压。 另外，本专利技术不同于之前技术，其上部半导体层，中间半导体层，下部半导体层是通过扩散工序来制造，为确保装置之间的绝缘，即使不使用岩石台地深沟结构也可实现装置间的绝缘，可大大降低制造费用。 本专利技术双向低电压过电压抑制器的中间半导体层与下部半导体层间的接合面的高度，可利用中间半导体层所使用的，增大层的厚度来调整，调整方便、容易。 另外，中间半导体层的杂质添加掺杂浓度要比上部半导体层及下部半导体层的杂质添加掺杂浓度要低，使得双向击穿电压相同。 附图说明图1是概略体现的具有双向击穿防护功能的低电压过电压抑制器的结构的截面图。 图2概略体现nn+类型基板上形成氧化层的界面状态的截面图。 图3是体现将氧化物层进行部分酸刻的状态的截面图。--> 图4是体现在氧化物层中，通过酸刻的部分，添加掺杂硼杂质，转化成P类型传导层的截面图。 图5是添加掺杂硼杂质后，体现掺杂状态的截面图。 图6是掺杂工序结束后，体现氧化物层部分酸刻的状态的截面图。 图7是体现在氧化物层部分酸刻后的区域中，添加掺杂杂质的状态的截面图。 图8 是体现添加掺杂杂质后，体现掺杂工序状态的截面图。 图9是体现将氧化物层进行部分酸刻的状态的截面图。 图10是体现在氧化物层已进行酸刻的部分及下部载流子层的底面，吸附金属状态的截面图。 图11是体现复数低电压过电压抑制器形成晶片截面结构的截面图。 图12是体现依据本专利技术制造的双向低电压过电压抑制器的上部半导体层，中间半导体层，下部半导体层的硼素（通波接收器）及磷（电子供给体）浓度的图表。 图13是依据本专利技术制造的双向过电压抑制器的电流-电压曲线图。 图14是单纯将图13电流的量表转换成LOG日志函数表的图表。 其中： 10： 基板，110： n+类型载流子层，120： n+类型载流子层，下部半导体层，20： 中间半导体层，30： 上部半导体层，40： 氧化物层，50：金属层。具体实施方式下面举例说明具有双向击穿防护功能的低电压过电压抑制器及其制造方法，详细说明同下，本专利技术的权利范围不局限于以下范例。 图1是概略体现具有双向击穿防护功能的低电压过电压抑制器的结构的截面图。 具有双向击穿防护功能的低电压过电压抑制器如图1，大体上分为具有n+载流子的下部半导体层120及具有n+类型载流子的上部半导体层30及位于上部半导体层30及下部半导体层120之间，形成下部p-n接合面与上部n- p接合面的P类型载流子的中间半导体层20。 以上中间半导体层20是由下部半导体层120，通过扩散工序添加掺杂硼素杂质而形成。硼素杂质的添加掺杂浓度决定双向过电压抑制器的双向击穿电压。硼素杂质的扩散工序结束后，最好掺杂热处理工序，硼素杂质的添加掺杂浓度依据扩散工序来调整，具体依据热处理温度及热处理时间来调整。 以上中间半导体层20的厚度的形成要一致，为制造稳定的双向击穿电压的抑制器，最好利用nn+类型载流子层的基板（图2中的10）形成下部半导体层120及所述中间半导体层20，以上基板的n+类型的载流子层实现下部半导体层120后，n类型载流子层通过硼素杂质的扩散工序转换成P类型载流子层的中间半导体层20。 以上基板（图2中的10）的n类型载流子层（图2中的110）与n+类型载流子层间（图2的120）峰值纯添加掺杂浓度至少要有10倍以上的差异，即，通过扩散工序将本文档来自技高网...
【技术保护点】
具有双向击穿防护功能的低电压过电压抑制器，设有：具有ｎ＋类型载流子的下部半导体层；具有ｎ＋类型载流子的上部半导体层；及排布在所述下部半导体层与上部半导体层之间，具有形成下部ｐ－ｎ接合面及上部ｎ－ｐ接合面的Ｐ类型载流子的中间半导体层；其特征是，所述上部半导体层是通过在中间半导体层上进行杂质扩散工序添加掺杂而形成。
【技术特征摘要】
KR 2010-1-15 10-2010-00040581.具有双向击穿防护功能的低电压过电压抑制器，设有：具有n+类型载流子的下部半导体层；具有n+类型载流子的上部半导体层；及排布在所述下部半导体层与上部半导体层之间，具有形成下部p-n接合面及上部n-p接合面的P类型载流子的中间半导体层；其特征是，所述上部半导体层是通过在中间半导体层上进行杂质扩散工序添加掺杂而形成。2.根据权利要求1所述的低电压过电压抑制器，其特征是，所述中间半导体层是由下部半导体层上的硼杂质通过扩散工序添加掺杂而形成。3.根据权利要求2所述的低电压过电压抑制器，其特征是，所述上部半导体层与中间半导体层的活性区域的限定区域形成氧化物层。4.根据权利要求1所述的低电压过电压抑制器，其特征是，所述中间半导体层的纯添加掺杂浓度峰值比上部半导体层及下部半导体层低。5.具有双向击穿防护功能的低电压过电压抑制器制造方法，其特征是，...
【专利技术属性】
技术研发人员：崔峰敏，
申请(专利权)人：傲迪特半导体南京有限公司，
类型：发明
国别省市：84
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。